数字频率计电路

-.z.第二章电路的总体设计方案2.1方案论证与选择方案的提出方案一电路整体框架如图一所示。被测信号经过放大，整形电路将其转换成同频率的脉动信号，送入计数器进行计数，闸门的一个输入信号是秒脉冲发出的标准脉冲信号，秒脉冲信号源含有个高稳定的石英振荡器和一个多级分频器共同决定，其时间是相当精确的，计数器显示电路采用七段共阴极LED数码管。图2-1方案一框架图方案二：本方案采用单片机程序处理输入信号并且将结果直接送往LED显示，为了提高系统的稳定性，输入信号前进行放大整形，在通过A/D转换器输入单片机系统，采用这种方法可大大提高测试频率的精度和灵活性，并且能极大的减少外部干扰，采用VDHL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分以外，其余全部在一片FPGA芯片上实现，整个系统非常精简，而且具有灵活的现场可更改性。但采用这种方案相对设计复杂度将会大大提高并且采用单片机系统成本也会大大提高。图2-2方案二框架图方案三:采用频率计专用模块,即大规模集成电路将计数器、锁存器、译码、位和段驱动，量程及小数点选择等电路集成在一块芯片中，该方案在技术上是可行的，可以简化电路的设计，当对于设计要求中的*些指标，采用专用模块来完成比较困难，即扩展极为不便。图2-3方案三框架图方案的的比较方案一：具有设计复杂度小、电路简洁、功能实用且成本低廉等特点，其稳定性较好基本能满足设计要求。方案二：采用单片机处理能较高要求，但成本提高且设计复杂，虽然可以达到很高的精度要求，但是，VHDL编程语言是我们在学习过程中没有接触过的，短期内也很难掌握并且熟练运用。方案三：用专用频率计设计模块固然设计简单且稳定但系统可扩展性能较差。方案的选择综合三种方案比较：我感觉方案一和我以前学的专业知识更接加近些，电路原理容易理解，所设计的数字频率计稳定性好，基本上能够满足设计要求，所以我采用第一种设计方案。图2—5数字频率计组成框图在我的毕业设计中，数字频率计由信号输入电路、分频电路、放大整形电路、闸门电路、时基电路、逻辑控制电路、计数电路、锁存电路、译码显示电路，小数点移位电路，量程选择开关等组成。所谓频率，就是周期性信号的在单位时间（1s）内变化的次数，若在一定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可表示为：（2—1）上图是数字频率计的结构框图。被测信号经放大整形电路变成计数器所要求的脉冲信号Ⅰ，其频率与被测信号的频率f*相同。时基电路提供标准时间基准信号Ⅱ，其高电平持续的时间t1=1s,当1s信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到1s信号结束时闸门关闭，停止计数。若在闸门时间1s内计数器计得的脉冲个数为N，则被测信号频率f*=NHz。逻辑控制电路的作用有两个：一是产生锁存脉冲，使显示器上的数字稳定；二是产生清"0”脉冲Ⅴ，使计数器每次测量从零开始计数。频率计中各信号波形如图2—6所示：图2—6频率计中各信号波形说明：1、脉冲信号Ⅰ为被测信号经放大整形电路后变成的计数器所要求的脉冲信号，其频率与被测信号的频率f*相同，或与被测信号的频率呈一定的比例关系。2、信号Ⅱ为时基电路提供的标准时间基准信号，其高电平持续时间为1S，当此信号来到，闸门开通，被测脉冲信号通过闸门，使计数器开始计数；此信号结束，则闸门关闭，计数器停止计数。Ⅱ脉冲信号又可称为闸门时间脉冲，用T表示。3、脉冲信号Ⅲ为闸门时间脉冲控制下闸门所输出的脉冲，因为要将它送入计数器进行计数，所以又将闸门所输出的Ⅲ信号称为计数脉冲信号。若在闸门时间1S内计数器计得的脉冲个数为N，则被测信号频率f*=NHz。4、脉冲信号Ⅳ即为锁存信号，是逻辑控制电路产生的，控制锁存器锁存计数结果的控制信号，它由时基信号Ⅱ结束时产生的负跳变来产生。5、脉冲信号Ⅴ是计数器的清零信号，也是逻辑控制电路所产生，用于控制计数器进行清零，使计数器每次测量从零开始计数。它是由锁存信号Ⅳ结束产生的负跳变来产生。在这个总的电路设计中包含有几个不同功能的分电路，每个电路在本设计中都有着自己特有的功能，也只有这几个分电路组合在一起才使得整个的电路实现其所要达到的功能。所以还是先介绍一下每一个分电路的功能特点。第三章硬件电路设计3.1时基电路和闸门电路时基电路时基电路的作用是产生一个标准时间信号，其高电平持续时间为1s，由555定时器构成的多谐荡器产生。a．555定时器内部结构555定时器是一种模拟电路和数字电路相结合的中规模集成电路,其内部逻辑电路结构如图3—1(a)所示及管脚图如图3—1(b)所示：图3—1（a）555定时器内部逻辑电路结构图3—1（b）555定时器管脚图它由分压器、比较器、基本R--S触发器和放电三极管等部分组成。分压器由三个5的等值电阻串联而成。分压器为比较器、提供参考电压，比较器的参考电压为，加在同相输入端，比较器的参考电压为，加在反相输入端。比较器由两个结构相同的集成运放、组成。高电平触发信号加在的反相输入端，与同相输入端的参考电压比较后，其结果作为基本R--S触发器端的输入信号；低电平触发信号加在的同相输入端，与反相输入端的参考电压比较后，其结果作为基本R—S触发器端的输入信号。基本R--S触发器的输出状态受比较器、的输出端控制。b．多谐振荡器工作原理由555定时器组成的多谐振荡器如图3—2(a)所示，其中R1、R2和电容C为外接元件。其工作波如图3—2(b)所示：图3—2(a)由555定时器构成的多谐谢振荡器图3—2(b)由555定时器构成的多谐谢振荡器工作波形设电容的初始电压＝０，t＝０时接通电源，由于电容电压不能突变，所以高、低触发端＝＝０<ＶＣＣ，比较器Ａ1输出为高电平，Ａ２输出为低电平，即，（1表示高电位，0表示低电位），触发器置１，定时器输出此时，定时器内部放电三极管截止，电源经，向电容Ｃ充电，逐渐升高。当上升到时，输出由０翻转为１，这时，触发顺保持状态不变。所以0<t<期间，定时器输出为高电平１。时刻，上升到，比较器的输出由１变为０，这时，，触发器复０，定时器输出。期间，，放电三极管Ｔ导通，电容Ｃ通过放电。按指数规律下降，当时比较器输出由０变为１，Ｒ－Ｓ触发器的，Ｑ的状态不变，的状态仍为低电平。时刻，下降到，比较器输出由1变为0，R---S触发器的1，0，触发器处于1，定时器输出。此时电源再次向电容C放电，重复上述过程。表3—1555集成定时器的功能表本设计需要的时基信号波形如图3-3所示图3-3本设计要求的时基波形振荡器的输出波形如图3-3所示,其中。由公式和,可计算出电阻及电容的值.若取电容则，取取可得到本设计的时基电路，如图3—4所示：图3-4时基电路闸门电路测量控制电路（闸门电路）：用于控制输入脉冲是否送给计数器计数。由一个数字逻辑元件与非门来独立完成，其一端输入高电平持续时间为1s（0.25s）的时基信号，另一端输入经过放大整形后的未知频率的待测信号，与非门的输出端接低位计数器的信号输入端。如图3-5所示：图3-5闸门电路闸门电路部分的与非门选用74LS00，74LS00是四2输入与非门。其管脚图如图3-6所示。图3-674LS00管脚图表3-274LS00真值表3.2放大和整形电路为了能测量不同电平值与波形的周期信号的频率，必须对被测信号进行放大与整形处理，使之成为能被计数器有效识别的脉冲信号。信号放大与波形整形电路的作用即在于此。放大电设计低频放大电路采用由3DG100构成带电流串联负反馈的分压式单管共射放大电路比较合适，工作点稳定，工作频率*围较宽，放大器输入阻抗比较大。电路结构如图3-7所示：图3-7低频信号放大电路在图3-7所示低频信号放大电路中，三极管3DG100起电流放大作用，是组成放大器电路的关键元件。直流电源Vcc提供整个放大电路的能源，并且与电阻R1,R2,Rp确定三极管合适的静态工作状态，即保证三极管的发射结正向偏置，集电结反向偏置，使三极管处于正常放大的状态。集电极通过一个电阻Re接地，通过该电阻的反馈来自动调节Ube的大小，使Ube基本保持不变。为了增大放大倍数，减少输入阻抗，在Re的两端并联一个较大的旁路电容Ce，若Ce两端的交流压降可以忽略，则电压放大倍数将不会因此而下降。电容C的作用是隔直流。高频放大电路采用的是ucp1651芯片对高频信号进行放大，放大电路如图3-8所示：图3-8高频信号放大电路整形电路设计整形电路的作用是将输入的周期性信号，如正弦波、三角波或其他呈周期性变化的波形变换成脉冲波，其周期不变。将其他波形变换成脉冲波的电路有多种，如施密特触发器、单稳态触发器、比较器等，本设计用到是过零比较器，如图3-9所示：图3-9被测信号整形电路在整形电路中比较放大电路采用OP37将输入得非方波信号（如正弦波，三角波等）转换为方波加以限幅，消波，在利用7404整形使其转换成TTL电平输出。输出波形如图3-10所示：图3-10脉冲形成电路波形图本电路由放大电路与整形电路两部分组成。对于输入幅度比较小的正弦波，三角波，方波信号，要测量其频率大小，首先要进行放大整形，变成同频率的方波信号，实现此功能的电路如图3-11所示：图3-11放大与整形原理图3.3逻辑控制电路控制电路是通用电子计数器完成逻辑控制的指挥系统，控制着主闸门的开启和关闭。在控制电路的协调指挥下，全机各部分电路协调动作，完成各项测量工作。通用电子计数器的测量程序是计数—显示—复零。也就是说，在主门开启的时间内进行计数，然后由显示电路将计数结果显示出来，接着发出复零信号使仪器又恢复到测量前的初始工作状态。逻辑控制电路用来产生两种控制信号，一种是控制锁存器锁存的脉冲信号，另一种是产生计数器的清零信号，这两种信号都需要由信号负跳变触发，其中控制锁存的信号是由时基信号负跳变触发，清零信号则是由锁存信号的负跳变触发产生，这里就需要用到单稳态触发器，两种信号各由一单稳态触发器负责产生。经选择采用双单稳态触发器74LS123，手动复位开关S按下时，计数器清"0”。其电路如图3-12所示：图3-12逻辑控制电路图图3-1374LS123管脚图表3-474LS123功能表设锁存信号和清零信号的脉冲宽度相同，如果要求=0.02s,则得若取=10K则取标称值3.4锁存器电路的选择锁存器是构成各种时序电路的存储单元，具有0和1两种状态，一旦状态确定就能自行保持，即长期保持一位二进制码，直到有外部信号作用时才有可能改变。锁存器是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。锁存器的作用是将计数器在1s结束时所计得的数进行锁存，使显示器上获得稳定的测量值。因为在1s内要计成千上万个输入脉冲，若不加锁存器，显示器上的数字将随计数器的输出而变化，不便于读数。1s计数结束时，逻辑控制电路发出锁存信号，将计数器此时的值送译码显示器，因此显示器的数字是稳定的。选用8D锁存器74LS273可以完成上述功能.当时钟脉冲CP的正跳变来到时，锁存器的输出等于输入，即Q=D。从而将计数器的输出值送到锁存器的输出端。正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态Qn不变．所以在计数期间内，计数器的输出不会送到译码显示器。锁存器连接如图3-14所示：图3-14锁存器连接电路图选用三个8位锁存器74L273可以完成上述功能。当时锁存信号CP的正跳变来到时，锁存器的输出等于输入。从而将计数器的输出值送到锁存器的输出端。高电平结束后，无论D为何值，输出端的状态仍保持原来的状态不变。所以,在计数期间内，计数器的输出不会送到译码显示器。D触发状态转换真值表如图所示：表3-5D触发状态转换真值表3.4.28位数据/地址锁存器74LS27374LS273是带清除端的八D触发器，只有清除端为高电平时才具有锁存功能，锁存控制端为11脚CLK，在上升沿锁存。74LS273的1脚是复位CLR,低电平有效,当1脚是低电平时,输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部输出0,即全部复位;

当1脚为高电平时，11(CLK)脚是锁存控制端,并且是上升沿触发锁存,当11脚有一个上升沿,立即锁存输入脚3、4、7、8、13、14、17、18的电平状态,并且立即呈现在在输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)上。74LS273的逻辑功能是，当时钟脉冲CP的正跳变来到时，锁存器的输出等于输入，既Q=D。正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态Qn不变。74LS237的引脚图如图3-15所示图3-1574LS273管脚图当脉冲CLK的正跳变到达，锁存器的输出等于输入，即Q=D。从而将从而将六个十进制计数器即个位、十位、百位、千位、万位、十万位的输出值送到锁存器的输出端，正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态不变，所以在计数期间计数器的输出不会送到译码显示器。3.5译码显示电路设计七段数字显示器在数字测量仪表和各种数字系统中，都需要将数字量直观地显示出来，一方面供人们直接读取测量和运算的结果；另一方面用于监视数字系统的工作情况。因此，数字显示电路是许多的数字设备不可缺少的部分。数字显示电路通常由译码器，驱动器和显示器等几个部分组成，如图3-16所示：图3-16数字显示框图下面对显示器和译码器驱动器分别进行介绍。电子显示技术的应用与研究涉及的*围很广，包括各种发光材料的发光机理的研究、实验；各种显示方式的基本原理及其结构形式，显示用的材料与器件的选择和制作工艺；显示信息的输入、变换、处理和控制，等等。随着科学技术的发展，随着经济、军事、社会与人们生活的发展，信息的种类和数量不断增加。人们生活在信息计会中，每时每刻都在获得*种信息。数码显示器是用来显示数字，文字或符号的器件，现在已有很多种不同类型的产品，广泛应用与各种数字设备中，目前数码显示器件正朝着小型，低功耗，平面化方向发展。数码显示方式一般有三中：第一种是字形重叠式，它是将不同字符的电极重叠起来，要显示字符，只需要使相应的电极发光即可，如辉光放电管，边光显示管等。第二种是分端式，数码是由分布在同一平面上若干端发光的笔划组成，如荧光数码管等。第三种是点阵式，它由一些按一定规律排列的可发光的点阵组成，利用光点的不同的组合便以显示不同的数码，如场发光记分牌。近年来，由于半导体的制作和加工工艺逐步成熟和完善，发光二极管（LED：LightEmittingDiode）已日趋在固体显示中占主导地位。LED之所以受到广泛重视而得到迅速发展，是与它本身所具有的优点分不开的。这些优点概括起来是：亮度高、工作电压低、功耗小、小型化而易与集成电路匹配、驱动简单、寿命长、耐冲击和性能稳定。LED的发展前景极为广阔，目前正朝着更高亮度、更高耐气候性、更高的发光密度、更高的发光均匀性、可靠性、全色化方向发展。由组成半导体的材料不同而可以得到能发出不同色彩的LED晶点。近几年，随着微电子技术、自动化技术、计算机技术的迅速发展，半导体制作工艺日趋成熟，导致LED显示点尺寸越来越小，解析度越来越高，而可将显示光的三基色（红、绿、蓝）复原成全彩色效果，使得发光二极管（LED）作为显示器件的应用*围日益扩大。为了使数码管能将数码所代表的数显示出来，必须将数码经译码器译出，然后经驱动器点亮对应的段计数显示电路采用十进制计数/七段译码器和七段LED数码管组成8位十进制计数显示器。内部包含十进制计数和七段译码器两部分，译码输出可以直接驱动LED数码管。R为清零端，当R=1时计数器全部清零。INH端接闸门控制信号，当INH=0时，计数器计数；当INH=1时，停止计数，但显示的数字被保留。电路中的RBI与RBO端多级级联，作用是自动消隐无效零。例如，计数状态为"000680”，电路自动消隐左边三位无效零，显示为"680”，以符合习惯。LED显示LED（Light-EmittingDiode,发光二极管）有七段和八段之分，也有共阴和共阳两种。LED数码显示管显示原理和结构单个LED是由7段发光二极管构成的显示单元，有10个引脚，对应于7个段、一个小数点和两个公共端。LED数码管结构简单，价格便宜。图是八段LED数码管的结构和原理图：图3—16（a）为八段共阴数码管结构图。八段数码管由八只发光二极管组成，编号是a、b、c、d、e、f、g和dp，分别与同名管脚相连。图3-17八段LED数码管原理和结构八段LED数码显示管原理很简单，是通过同名管脚上所加电平的高低来控制发光二极管是否点亮从而显示不同字形的。例如，若在共阴LED管的dp、g、f、e、d、c、b、a管脚上分别家上7FH控制电平（即dp上为0伏，不亮；其余为TTL高电平，全亮），则LED显示管显示字形"8”。7FH是按dp、g、f、e、d、c、b、a顺序排列后的十六进制编码（0为TTL低电平，1为TTL高电平），常称为字形码。因此，LED上所显示的字形不同，相应的字形码也不一样。八段共阴能显示的字形及相应字形码如表1所列。该表常放在内存中，SGTB为表的起始地址，个地址偏移量为相应字形码对表起始地址的项数。由于"B”和"8”、"D”和"0”字形相同，故"B”和"D”均以小写字母"b”和"d”显示。图3—16（b）为共阳八段LED管的原理图。图中，所有发光二极管阴极共连后接到引脚G，G脚为控制端，用于控制LED是否点亮。若G脚接地、则LED被点亮；若G脚接TTL高电平，则它被熄灭。图3—16（c）为共阳八段LED数码显示管原理图。图中，所有发光二极管阳极共连后接到G脚。正常显示时G脚接+5V，各发光二极管是否点亮取决于a～dp各引脚上是否低电平0伏。因此，共阴和共阳所需字形码恰好相反，如表3—6所列。表3-6八段LED数码显示管字形码表译码显示电路译码器是组合逻辑电路的一个重要的器件，其可以分为：变量译码和显示译码两类。变量译码一般是一种较少输入变为较多输出的器件，一般分为2n译码和8421BCD码译码两类。显示译码主要解决二进制数显示成对应的十、或十六进制数的转换功能，一般其可分为驱动LED和驱动LCD两类。在数字系统中常见的数码显示器通常有：发光二极管数码管(LED数码管)和液晶显示数码管(LCD数码管)两种。发光二极管数码管是用发光二极管构成显示数码的笔划来显示数字，由于发二极管会发光，故LED数码管适用于各种场合。液晶显示数码管是利用液晶材料在交变电压的作用下晶体材料会吸收光线，而没有交变电场作用下有笔划不会听吸光，这样就可以来显示数码，但由于液晶材料须有光时才能使用，故不能用于无外界光的场合（现在便携式电脑的液晶显示器是用背光灯的作用下可以在夜间使用），但液晶显示器有一个最大的优点就是耗电相当节省，所以广泛使用于小型计算器等小型设备的数码显示。显示译码器由译码输出和显示器配合使用，最常用的是BCD七段译码器。其输出是驱动七段字形的七个信号。常见产品型号有74LS48、74LS47等。在本次设计中我采用了74LS48。74LS48逻辑功能及说明逻辑功能：灯测试输入：当且时，无论状态如何，输出全部为高电平，都可使被驱动数码管的七段同时点亮，以检查该数码管各段能否正常发光。利用这个功能可以判断显示器的好坏；消隐输入：也称灭灯输入。为消隐输入，当时，无论及输入为何值，所有各段输出均为低电平，显示器处于熄灭状态。为灭零输出；灭零输入：可以按数据显示需要，将显示器所显示的0予以熄灭，而在显示时不受影响。它在实际应用中是用来熄灭多位数字前后不必要的零位。将灭零输入端与灭零输出端配合使用，很容易实现多位数码显示系统的灭零控制。图3-1874LS48芯片管脚图表3-774LS48芯片功能表3.6计数电路设计数字频率计的核心内容就是电子计数器,近年来大规模的集成电路得到广泛的应用,在电子计数器电路上也是如此,比如现在的ICM7216集成IC就是CMOS工艺制造的专用IC,专用于对时间,频率,周期等参数的测量.我在这里并不是用这个集成IC,我用的是小集成块74LS90。74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。计数器连接电路如图3-19所示：图3-19计数电路图3-2074LS90引脚排列表3-874LS90功能表通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0（1）、R0（2）对计数器清零，借助S9（1）、S9（2）将计数器置9。其具体功详述如下：1．计数脉冲从CP1输入，QA作为输出端，为二进制计数器。2．计数脉冲从CP2输入，QDQLQH作为输出端，为异步五进制加法计数器。3.若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，则构成异步8421码十进制加法计数器。4.若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB作为输出端，则构成异步5421码十进制加法计数器。5.清零、置9功能。a：异步清零当R0（1）、R0（2）均为"1”；S9（1）、S9（2）中有"0”时，实现异步清零功能，即QDQCQBQA=0000。b：置9功能当S9（1）、S9（2）均为"1”；R0（1）、R0（2）中有"0”时，实现置9功能，即QDQCQBQA=1001.74LS90采用的是8421BCD计数方式，计数脉冲CP由CP0输入，Q0接CP1，则该计数器先进行2进制计数，再进行5进制计数，从而完成8421BCD的十进制计数，连接图如图3-21所示：图3-218421BCD码计数3.7分频器电路设计高频率信号从输入端口进入，经过放大器放大，在经过分频器进行10分频，得到需要的信号。分频电路选用集成电路74LS90进行设计较简便。74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。采用1片74LS90实现10分频。10分频电路如图3-22所示：图3-2210分频电路3.8电源电路设计稳压电路用于当电网电压产生波动时稳压电路利用其反馈使输出电压保持稳定。对于整个电源电路来说稳压电路的设计是整个电路的设计至关重要的一环，它直接影响一个稳压电源的好坏。对于频率计电源电路的设计，我采用一个7805三端稳压器电源，由三端稳压器提供稳定的+5V直流电源供整机电路使用。电源电路图如3-23所示：图3-23电源电路在上述电路中，电路中使用一个7805来为其他模块提供稳定可靠的电源。电源变压器将交流电网220V的电压变为所需要的电压值，然后通过整流电路将交流电压变成脉动的直流电压。由于此脉冲的直流电压还含有较大的纹波，必须通过滤波电路加以滤除，从而得到平滑的直流电压。在整流、滤波电路之后，接上7805稳压电路，从而维持输出稳定的直流电压。二极管DQ起保护作用。当输入对地短路时，其点位迅速降为零，而输出端接有大电容，其电压仍然接近于源输出电压，这时，大电容将通过三端稳压内部调整管释放电荷，调整管的PN结在高电压下有可能被击穿，如果装了二极管D，就能及时将电容上电荷释放掉，从而保护了稳压器。C1和C2用于输入整流滤波，C3提高7805的纹波抑制能力，C4用来改变IC的瞬态响应。第四章数字频率计技术指标和误差分析4.1数字频率计技术指标频率准确度：一般用相对误差来表示，即（4—1）式中为量化误差，是数字仪器所特有的误差，当主控门时间T选定，越低，量化误差越大为主控门时间相对误差，主要由时机电路标准频率的准确决定，。频率测量*围：在输入电压符合规定要求值时，能够正常进行测量的频率区间称为频率测量*围。频率测量*围主要由放大整形电路的频率响应决定。本设计频率*围为1Hz~10MHz。数字显示位数：频率计的数字显示位数决定了频率计的分辨率。位数越多，分辨率越高。测量时间：频率计完成一次测量所需要的，包括准备、计数、锁存和复位时间。可得到数字频率计的总电路图如图4-1所示：图4-1数字频率计整体电路图4.2电路的误差分析在测量过程中，误差是普遍存在的。只要进行测量，就会有测量误差存在。本次设计的数字频率计显然也是一种测量工具，也存在着其特有的误差。对误差进行一定的分析，有助于对设计进行优化和改善。计数式测量频率的测量方法的测量误差：由 f*= （4—2）可得=－（4—3）从上式可以看出：电