模拟集成电路设计魏廷存课后参考答案

第2章2.1已知pn结的反向饱和电流，求在室温（°K）下，当V和V时的pn结电流。参考答案：当=0.7V时，pn结为正偏置，因此当=-0.7V时，pn结为反偏置，因此尽管很小，只要pn结上加很小的正偏压，就可产生适当的结电流。加反偏压时，结电流几乎为0。在图2.68所示电路中，假定所有二极管均为理想二极管（忽略二极管的正向导通压降），电源电压=3V，限流电阻R=4.7kΩ，两个输入信号Vi1和Vi2取值为0V或3V。试分析当Vi1和Vi2在不同取值的组合情况下，电路输出电压V0之值，并分析输入与输出信号之间的逻辑关系。图2.68参考答案：输入与输出信号之间的逻辑关系为：2输入与门关系。图2.68所示电路的输入-输出真值表Vi1Vi2二极管工作状态V0D1D20V0V导通导通0V0V3V导通截止0V3V0V截止导通0V3V3V截止截止5V2.3在图2.69所示电路中，假定所有二极管均为理想二极管（忽略二极管的正向导通压降），判断D1和D2是否导通，并求出V0的值。图2.69参考答案：设D1、D2截止，则VA=9V，VB=3V，VC=8V，因此，初步判定D1导通，D2导通，但是由于D1导通时VB=9V，此时D2不可能导通。最后确定D1导通，D2截止，V0=8V。2.4图2.70所示为三个晶体管的直流偏置电路，计算并判断晶体管的工作状态（设VBE=0.7V）。若不在线性放大区，如何调整偏置电阻使其工作在线性放大区？图2.70参考答案：（a）因偏置电路的电源为-6V，使发射结两端加有电压，所以管子处于截止状态，即发射结、集电结均反偏。要使放大电路正常放大，应将偏置电路的负电源改为正电源，调整R1，R2使发射结正偏，集电结反偏即可。（b）VCE是负值，说明管子工作在饱和区。要退出饱和区进入线性放大区，应增大Rb，即减小IB的值。（c）算法与上相同。，，说明集电结已经近似为零偏置（），管子处于临界饱和，不能正常放大。应增大Rb使管子进入线性放大区。2.5设晶体管的共射极电流放大系数，基极电流，晶体管工作在线性放大区。试求出集电极电流、发射极电流和共基极电流放大系数。参考答案：集电极和基极电流之间的关系为发射极和基极电流之间的关系为共基极电流放大系数为2.6图2.71为共射极放大电路，参数如图中所示。已知，晶体管的厄尔利电压V，热电压V，C1和C2是输入和输出信号的耦合电容。请近似估算电路的直流工作点Q（即IC和VCE），并计算该共射极放大器的低频电压增益（忽略寄生电容和耦合电容，设VBE=0.7V）。图2.71参考答案：(1)由于电容的“隔直”作用，对于静态偏置电路，它们相当于开路。因此，计算Q点时只需考虑由VDD、Rb、Rc和晶体管组成的直流通路就可以了。对于硅晶体管，VBE约为0.7V左右，所以，因此，，(2)低频小信号模型如下图所示，其中忽略了寄生电容和信号耦合电容。，其中，，根据公式(2.29),，根据公式(2.30),所以，2.7假定晶体管工作在线性放大区，饱和电流=10-16A，=0.75V，=3pF，=6pF，热电压V。不考虑厄尔利效应，求晶体管的单位增益频率。参考答案：由公式(2.14)得（不考虑厄尔利效应），由公式(2.25)得，由公式(2.45)得，2.8假定晶体管的保持不变，已知当=1V时，=1。求当=10V时，在以下厄尔利电压的条件下相应的值：(a)=75V，(b)=150V。参考答案：理解的意义，作图可容易得到结论：(a)IC=1.12mA，(b)IC=1.06mA2.9已知CMOS管的宽长比=50/0.5μm，漏极电流0.5mA，分别计算NMOS和PMOS的跨导和输出电阻，以及的值。假设A/V2，A/V2，V-1。 参考答案：，2.10对于NMOS管，推导出用漏极电流和宽长比表示的的表达式，并画出以为参数的与之间的关系曲线。参考答案：，；假设，则，其中k为常量。2.11一个工作在线性区的NMOS管，=0.1V。当=2V时，=40μA；当=3V时，=80μA。求：阈值电压。如果=40μA/V2，则的值是多少？如果=2.5V，=0.15V，则漏极电流为多大？如果=2.5V，为多大时NMOS管的导电沟道开始夹断？此时的漏极电流为多大？参考答案：1）NMOS管工作在线性区，有：。分别将=0.1V，当=2V时，=40uA；当=3V时，=80uA代入上式有：两式相除可得：，可知0.95V。2）如果=40μA/V2，则，可得W/L=10。3）=88.5uA。4）当时，NMOS管的导电沟道开始夹断，可得1.55V，此时漏极电流为：=480.5uA。假定NMOS管工作在饱和区。在以下条件下，画出过驱动电压与宽长比之间的关系曲线。1）漏极电流恒定；2）跨导恒定。参考答案：在饱和区：由于，因此，=，因此，=2.13对于图2.72（a）和（b）所示电路，当从0到变化时，分别画出与之间的关系曲线。设NMOS管的阈值电压为，不考虑体效应和沟道长度调制效应。图2.72参考答案：（a）当<-时，M1处于饱和区，，其中=-。当-<<时，M1进入截止区。（b）假设>。当0<<2+时，M1工作在饱和区：=，当>2+时，M1进入线性区：=，由以上公式计算可得：可见，随着的增加，在减小。当足够大时，会成为负值。最后，绘出随着的变化曲线：2.14对于图2.73所示电路，假定PMOS工作在线性区，NMOS工作在饱和区，试推导与之间的关系（设λ=0）。图2.73参考答案：2.15对于图2.74所示电路，1）求ID与VGS和VDS之间的函数关系（设λ=γ=0），并证明该电路与一个宽长比为W/2L的NMOS管等效。2）为了使M1和M2都工作在饱和区，它们之间的阈值电压应满足什么关系？图2.74参考答案：2.16分别仿真NMOS和PMOS的直流特性：1）（以为参数）；2）（以为参数）。假定μm，μm，VDD=3.3V，采用0.35μmCMOS工艺模型。参考答案：（以为参数）：**HspicenetlistforNMOS,Vbs=0VsweepVds**Vds10Vgs20Vbs300.dcVds03.50.1Vgs03.50.5.optionacctpostnomodwlscale=1.0e-6.Temp25.paramll=0.35ww=5.lib"~/model.lib"TTmn1203nchl=llw=ww.printdcI1(mn).alter.paramll=0.35ww=10.alter.paramll=0.35ww=15.alter.paramll=0.35ww=20.end2.17图2.75为由单个NMOS器件实现的CMOS电容，分析并仿真总的等效电容C与VC之间的关系：C~VC（VC从-VDD到+VDD变化）。假定W=10μm，L=5μm，m=5，VDD=3.3V，采用0.35μmCMOS工艺模型。图2.75参考答案（Hspice仿真语句）：….optionsDCCAPVVCHVCHgnd0VVCSgnd00.dcVVCH-3.33.30.1.plot‘CG-TOT_N’=LX18(md0)md0gndVCHgndgndnchw=10ul=5um=5…………….如果用Cadence的Spectre仿真，可用AC仿真或DC仿真求出等效电容。1）DC仿真：求MOS管的Cgg等效电容（扫描VC）。2）AC仿真：V/I=1/ωC=1/2πfC，如果令f=1，扫描直流电压部分，即可得到等效电容C。2.18图2.76为由两个相同的NMOS电容反向并联形成的两端悬浮电容，分析并仿真总的等效电容C与VC之间的关系：C~VC（VC从-VDD到+VDD变化）。假定W=10μm，L=5μm，m=5，VDD=3.3V，采用0.35μmCMOS工艺模型。图2.762.19图2.77为由两个相同的PMOS电容反向并联形成的两端悬浮电容，1）分析并仿真总的等效电容C与VC之间的关系：C~VC（VC从-VDD到+VDD变化）。假定W=2μm，L=1μm，VDD=3.3V，采用0.18μmCMOS工艺模型。2）如果去掉其中一个PMOS管，等效电容C将如何变化？3）与图2.76所示电路相比，图2.77所示电路有何优点？图2.77答案：1）总的等效电容C与VC之间关系的仿真结果（采用0.18μmCMOS工艺，3.3VPMOS管），图中纵轴为等效电容C，其单位为fF。2）如果去掉其中一个PMOS管，等效电容C减半。3）图2.76所示电路中，NMOS的衬底通常需要接地，形成不了电容的“累积效应”。而图2.77所示电路中，PMOS的衬底可以很容易地接任何电位，三个端子可以连接在一起，因而可形成电容的“累积效应”，因此等效电容较大。2.20一个多晶硅电阻的μm，μm。假设多晶硅的电阻率，厚度=3000Å，忽略接触孔电阻。求方块电阻、该电阻的方块数和总电阻值。参考答案：首先计算方块电阻：Ω/□电阻的方块数N为：求得总电阻为：2.21一个厚度为7kÅ的铝薄膜电阻的电阻率，求其方块电阻值。参考答案：0.04Ω/□第3章3.1图3.56所示的镜像电流源电路中，，假定NMOS管M1和M2的特性和尺寸完全对称，，求镜像电流源的输出电阻，并计算当M2的电压变化0.5V时的变化量。图3.56解：因为M1和M2的相同，特性对称，所以等于为。这样，我们得到输出电流的变化可以利用推算为：换句话说，如果原来的值为100μA，输出电压增加0.5V时增加到大约104μA。注意：这个估算并没有考虑诸如实际上随着输出电流改变这样的二级效应。在图3.57所示电路中，如果所有CMOS管都工作在饱和区，各管子的宽长比如图中所示。试推导M4的漏极电流的表达式（忽略沟道长度调制效应）；当从0V开始逐渐增大时，试画出随变化的草图。图3.57解：（1）我们有。同时，且。因此，，其中，。选择合适的与可以确定与之间的比率。例如，如果，则产生一个等于25的放大因子。类似地，如果，可以用来产生一个小的精确电流。（2）假定所有管子的宽长比均相同。当时，M3、M4截止，M2工作在深度线性区并且M1开启。当，将会慢慢的升高，直到，M2进入饱和区。此时有，随着的增大，将缓慢的有所上升（考虑到沟道长度调制效应）。其中，。3.3在图3.58所示的镜像电流源中，，M1和M2的特性对称且尺寸相同，，。假设，，。求镜像电流源的输出电阻。图3.58解：上图的小信号模型如下图所示：由上图可得：又由题3.1可得：所以输出阻抗为：注意：这个结果几乎是题3.1中简单镜像电流源的输出阻抗的8倍。3.4图3.59所示电路中，，，，=100，=0.7V，，=0.9V。为了使所有管子都工作在饱和区，试确定VX的值和Vb的最小值。图3.59解：=0.23V，，所以有由于体效应，0.23+0.23+0.74=1.2V（）随着Vb的进一步增加，最终M2和M4将会进入线性区，将低于。3.5图3.60（a）和（b）所示电路为常用的自偏置宽摆幅共源共栅电流镜，假定所有管子的阈值电压均相同。为了使所有管子都工作在饱和区，试分析电阻R的取值范围。假定两条支路中的电流相等（均为I）。（b）图3.60答案：首先考虑图（a）所示电路：对于PMOS管，其饱和区工作的条件是：VSD>VSG-|VTHP|。为了使M1工作在饱和区，应满足Vb+|VTH|>VDD-|VGS2|，而为了使M2工作在饱和区，应满足VDD-(Vb+|VGS1|)>|VGS2|-|VTH|，因此Vb应满足以下条件：VDD-|VGS2|-|VTH|<Vb<VDD-|VGS2|+|VTH|-|VGS1|由于Vb=VDD-|VGS2|-IR，代入上式，可得：|VGS1|-|VTH|<IR<|VTH|，即要求电阻R上的压降大于M1的过驱动电压，同时要小于PMOS管的阈值电压。在电流I确定的前提下，通过增大M1的宽长比W/L，可减小M1的过驱动电压。对于图（b）所示电路，请读者参考上述推导过程。3.6图3.61所示电路中，假定M2和M3的特性和尺寸均相同，如果忽略所有管子的沟道长度调制效应，试推导电路的小信号电压增益。如果M2和M3的特性对称，但尺寸不相同，假定>1，此时小信号电压增益有何变化？图3.61解：如果忽略沟道长度调制效应，则M1的小信号漏极电流等于。因为且，M3的小信号漏极电流等于，可得电压增益等于。3.7图3.62所示为电阻负载的共源极放大器，请分析M1的漏极电流和跨导与输入直流电压之间的关系（在0~之间变化），并画出关系曲线的草图。图3.62解：当时，≈0，≈0。当时，漏极电流显著增大，如果，它将最终接近。当时，跨导将开始增大，在饱和区，，随着线性增加。在线性区，，当Vin超出Vin1之后，将会下降。3.8如图3.63所示，M1和M2构成二极管负载的共源放大器，假定M1被偏置在饱和区，其漏极电流为。（1）如果在M2的两端并联一个理想电流源，求此时的小信号电压增益（忽略沟道长度调制效应），并与时相比较；（2）试画出当从增加时，小信号电压增益随的变化曲线。图3.63解：（1）因为，所以又，在饱和区，由此可得即因此，要得到10倍的电压增益，M2管子上的过驱动电压只需是M1的2.5倍即可。另一方面，对于给定的过驱动电压比，与未加电流源时相比，该电路的电压增益可以提高到原来的4倍。直观上，这是因为对于给定的，如果电流减小为原来的1/4，那么必须按比例减小，因此，也按相同的比例减小为原来的1/4。（2）3.9在图3.64所示电路中，，，，，V-1，V-1。计算该电路的小信号电压增益。图3.64解：，同理可得所以，3.10在图3.65所示的源极跟随器中，已知，μAQUOTEI1=200μA，μA/V2，V，=0.7VQUOTE2∅F=0.7V，QUOTEγ=0.4V2V1/2。忽略沟道长度调制效应。（1）对于图3.65（a），计算当V时的值。（2）如果图3.65（a）中的I1用图3.65（b）中的M2来实现，求出使M2工作在饱和区的最小值。（a）（b）图3.65解（a）因为M1的阈值电压和Vout有关，我们做一个简单的迭代。注意到我们首先假设QUOTEVTH≈0.6V，可以计算出此时QUOTEVout=0.27V。现在我们计算新的VTH值为这表明Vout比上面算出的结果约小59mV，即QUOTEVout≈0.211V。（b）因为M2的漏-源电压等于0.211V，所以只有QUOTE（VGS-VTH）2≤0.211V，M2才能处于饱和区。当电流QUOTEI1=200μA时，可以求出QUOTE（W/L）23.11图3.66所示电路中，I1和I2均为理想电流源，且假定在所关心的频率范围内电容C1可视为交流短路。（1）计算电路的小信号电压增益。要使M1工作在饱和区，允许输入的最大直流电平是多少？（2）为了使允许输入的最大直流电平接近，在图3.66（a）电路的基础上增加一个源极跟随器，如图3.66（b）所示。此时M2和M3的栅-源电压应满足什么关系才能保证使M1工作在饱和区？（a）（b）图3.66解：（1）小信号电压增益由下式给出（C1对地交流短路）因为QUOTEVout=VDD-VGS2，所以Vin最大允许直流电平为QUOTEVDD-（2）如果QUOTEVin=VDD，则图中X点的电位是QUOTEVX=VDD-VGS3。要保证M1工作在饱和区，QUOTEVDD-VGS3-VTH1≤VDD3.12假设QUOTEγ≠0，，试推导图3.67所示电路的小信号电压增益。图3.67解：（a）（b）首先画出M1的戴维南等效电路，如图（a）所示。M1在此处作为一个源极跟随器。等效戴维南电压为等效戴维南电阻为原电路等效为图（b），可得增益为3.13图3.68所示共栅放大器中，如果输入电流源的等效电阻为Rin，试推导该电路的小信号增益和输出电阻。图3.68解：为了求出QUOTEVout/Iin，我们用戴维南等效代替Iin和Rin，可得电路的输出电阻等于3.14试推导图3.69所示PMOS源极跟随器的小信号电压增益、输出电阻，以及输入/输出电压范围。图3.69解：源极跟随器的低频小信号等效电路如下图所示。M1的小信号等效电路中考虑了体效应的影响，电流镜的等效电阻为M2的等效电阻rds2。源极跟随器的小信号等效电路源极跟随器小信号电压增益为：QUOTEAV=VoutV输出电阻为：QUOTERout=1gm1源极跟随器的输入电压范围是：，相应的输出电压范围是：QUOTE|VGS1|≤Vout<3.15图3.70所示电路中，假定，，，，V-1，V-1。管子都工作在饱和区，计算小信号电压增益。图3.70解：，3.16对于图3.71所示共源放大器，假定，=0.7V，V-1，，，=3V。（1）如果M1工作在饱和区，而且，求电路的小信号电压增益；（2）如果M1工作在线性区的边缘，输入电压应为多少？并求此时的小信号电压增益。图3.71解：，-7.5在线性区边缘有，，1.2V-83.17图3.72所示电路中，假定CMOS管都工作在饱和区，且，QUOTEλ≠0，γ=0。试画出各电路的低频小信号等效电路，并求它们的小信号电压增益。图3.72（a）（b）（c）3.18图3.73所示的共源共栅放大器中，假定输入直流电压大于M1的阈值电压。试分析当偏置电压从0到变化时，小信号电压增益的变化趋势，并画出草图。假设，QUOTEλ≠0，γ=0。图3.73解：当Vb<Vth2时，M1和M2的电流都为0。不同的是，M1工作在深度线性区，M2工作在截止区。当Vb>Vth2时，有一个固定电流在电路中。M1工作在线性区，M2工作在饱和区。并且随着的增大，的值也在增大，M1的漏源电压增大，导致输出阻抗增加，小信号电压增益也增大。M1和M2都工作在饱和区，最大的小信号电压增益在这个区域内获得。曲线有轻微的增加是因为随着的值增大，M1的跨导增加。M2进入线性区。输出阻抗的值也随之降低，但是总大于。小信号增益随输出阻抗变化。3.19对于图3.74所示PMOS放大管型套筒式共源共栅放大器，试分析该放大器的大信号特性、输出摆幅以及小信号电压增益等。图3.743.20对于图3.75所示折叠式共源共栅结构，假定CMOS管均工作在饱和区，试推导该电路的输出电阻，假设，QUOTEλ≠0，γ=0。图3.753.21对于图3.45所示PMOS输入NMOS输出的折叠式共源共栅放大器，试分析该放大器的大信号特性、输出摆幅以及小信号电压增益等。3.22试推导图3.76所示各电路的小信号电压增益，并分别给出低频和高频时的近似表达式。假定。图3.76第4章习题4.1图4.62所示差动放大器中，M1和M2的，，，。（1）如果输入共模电压=1.2V，求输出电压的摆幅；（2）求满足上面条件的，如果，求此时的小信号电压增益。假设，QUOTEλ≠0，γ=0。图4.62解：（1）输出电压最大摆幅为：（2）为得到最大的输出电压摆幅有：，则所以4.2对于图4.63所示差动放大器，在下列两种情况下，试推导共模输入-差动输出时的小信号电压增益。（1）M1和M2的特性完全对称，但两边的负载电阻失配；（2）负载电阻对称，但M1和M2的跨导失配。图4.63解：（1）A（2）由式4.10,A4.3对于图4.64所示二极管负载的差动放大器，若尾电流，，，，，且所有CMOS管的宽长比相同，。（1）求小信号电压增益；（2）为了使，求偏置电压的值；（3）如果尾电流上的电压降至少为0.3V，求差动输出电压的摆幅。图4.64解：（1）A（2）V(3)其中，，同理可求。所以差动输出电压的最大摆幅为0.64V。4.4对于图4.65所示电流镜负载的差动放大器，假设两边电路完全对称，输入共模电压=1.5V。当从3V变化到0V时，请概略地画出输出电压的变化曲线。假设=3V时，所有的器件都工作在饱和区。图4.65解：由电路的对称性可得，。随着的下降，与也以近似为1的斜率下降。当与下降到低于1.5V-时，M1与M2进入线性区，只要M5仍饱和，漏电流将保持不变。以及与的进一步下降使得和增大，最终使M5进入线性区。此后，所有晶体管的偏置电流下降，使得的下降变缓慢。当<时，有=0。4.5对于图4.66所示的普通两级运算放大器，设电源电压=5V，所有CMOS管的过驱动电压||=0.3V，阈值电压||=0.7V，试计算输入共模电压范围和输出电压的摆幅。解：,即0.3+0.7+0.3<Vcm<5-(0.7+0.3)+0.7即1.3V<Vcm<4.7V图4.66对于图4.66所示的普通两级运算放大器，试计算低频时的小信号电压增益。假定两级放大器的偏置电流均为0.1mA，其它参数为：=134μA/V2，=38μA/V2，=0.1V-1，=0.2V-1，=100，=200。答案：54.6729.04.7对于图4.66所示的普通两级运算放大器，假定单位增益频率=60MHz，且位于主极点频率之后，其它零极点频率之前。如果要求摆率=120V/μs，则输入级的过驱动电压应是多少？若输入级的偏置电流μA，是多少？4.8考察图4.24及图4.26（交流小信号模型）所示的两级运算放大器。假设mA/V，mA/V，KΩ，KΩ，，pF。（1）求相位补偿（加入）后的第一个非主极点的频率。（2）为了消除由补偿电容所形成的右半平面的零点，串联一个补偿电阻（如图4.17所示）使该零点移至无穷大处，计算的值。（3）利用（2）中右半平面零点的消除结果，若要求相位裕度为，单位增益频率尽量大，计算的值和主极点频率。答案：(1)(2)(3)900若要单位增益带宽尽量大，必须使第二个极点位于单位增益频率之后，也就是说：，那么=0.5773，那么，，4.9对于图4.34所示电路，若5pF，50fF，mA/V，试估算源极跟随器加入前后右半平面零点的变化情况。答案：定义第一级放大器的输出结点为V1，源极跟随器加入前有：源极跟随器加入后有通过加入源极跟随器，使零点移至12Grad/s，在很大频域内，可以不考虑其对放大器的影响了。4.10考虑图4.67所示放大器，其中μm，mA，=134μA/V2，=0.1V-1，=0.2V-1。（1）假设=0.5pF，估算结点X、Y处的极点频率，并通过估算的极点写出电压传输函数=/。（2）计算放大器的相位裕度。（3）如果=0.5pF，若要求相位裕度至少为60°，则的最大允许值为多少？图4.67(1)rad/s（，）rad/s（）(2)首先判断与单位增益频率的关系所以在单位增益频率外那么从到单位增益频率，增益下降的速度为20dB/dec所以：(3)4.11假定一个两级运放的开环电压增益（传输函数）为：（1）若该两级运放构成一个单位负反馈闭环系统，求该闭环系统的电压传输函数=/。（2）求该闭环系统的两个主极点。假定这两个极点相距较远，即。答案：(1)(2)4.12设计图4.66所示的普通两级运算放大器。已知参数为：，，(W/L)8=5μm/1μm，=0.2V，==0.1V-1，=5V，=50μA，=100μA，选择所有CMOS器件的L尺寸为1μm。确定每一个CMOS管的宽长比，使低频电压增益达到700。设计适当的密勒补偿电容，使增益带宽乘积达到1MHz。设计以消除补偿电容引入的右半平面零点。此运放的摆率为多少？答案：(1)为使电路面积最小，所有晶体管的L都取。那么，100，可令根据，可以获得两管的尺寸(2)第二级增益那么加入补偿电容后的主极点为令(3)，可以使密勒补偿引入的零点移至无穷远处。(4)4.13设计图4.66所示的普通两级运算放大器。假定VDD=3.3V,VTHN=|VTHP|=0.72V，μnCox=151μA/V2,μpCox=54.2μA/V2,λp=0.05V-1,λn=0.04V-1。假设管子的栅长均为1um,且M1与M2对称，M3与M4对称。要求运算放大器的性能指标满足下列条件：直流或低频时的小信号差模电压增益:Avd>4000V/V（72dB）输入共模电压范围：Vcm,min=1V，Vcm,max=2.5V输出电压摆幅：0.5V≤Vout≤2.5V单位增益频率ωta=6.28×107rad/s(fta=10MHz)相位裕度PM=60°摆率SR=15V/μs静态功耗P≤2mW假设负载电容CL=10pF，且将右半平面的零点ωZ外推至5ωta，完成以上电路设计和仿真。假设负载电容CL=1pF，且将右半平面的零点ωZ外推至5ωta，完成以上电路设计和仿真。假设负载电容CL=1pF，且采取（Cc+Rc）的方法消除右半平面的零点，重新完成以上电路设计和仿真。假设负载电容CL=50pF，采用输出端串联电阻的零点补偿法（Rf=3KΩ），重新完成以上电路设计和仿真。第5章习题5.1考察图5.4所示运算放大器，试推导该放大器的低频小信号电压增益。各管子的参数可用和表示（i=1~13）。答案：5.2图5.40所示的差动输入-单端输出放大器中，采用自偏置共源共栅电流镜（M3~M6和R）作为放大器的有源负载。假定左右两边的CMOS管特性和尺寸完全对称，试分析该放大器的小信号电压增益（Avd）以及输入共模电压（Vcm）的范围。图5.40参考答案：5.3图5.4所示运算放大器中主要包含哪些极点，请粗略估计这些极点的位置关系，并画出极点位置的草图。假定所有CMOS器件被设计成具有相同的过驱动电压，源极跟随器的偏置电流与差分对的偏置电流相同。参考答案：Vout和Vout1两个结点由于具有较大的输出阻抗和对地电容，其对应的极点距离原点最近，其中Vout1具有大得多的输出阻抗。认为Vout1处为系统提供主极点，Vout处为系统提供第一个非主极点。a，b两点的极点重合。在同样过驱动电压的情况下，M8的跨导与M4相同，但M6的管子的宽度较M4要大，所以认为e点的对地电容要比b大，因此考虑。c，d两点具有较大的结点电容，考虑c，d处的极点要比a，b，e小。相比而言，d点的电容要大于c，所以由于源跟随器的偏置电流比差分对单一支路的偏置电流要大一倍，可以认为M11的跨导较大而f点的对地电容与c，d点相当，可以认为。画出各极点关系为（本题目在于使读者掌握极点分布的规律，实际的极点位置，必须通过严格的计算或仿真得到）。5.4图5.41是一种基于共源共栅结构的改进型电路（增益增强型电路），这种结构在M2的栅-源极之间加入了负反馈运算放大器，以提高输出电阻。假定M1的参数为：=100μA/V，=40KΩ，M2的参数为：=80μA/V，=60KΩ，负反馈运算放大器的增益为A=-80。试计算输出电阻，比普通的共源共栅结构提高了多少？计算时可忽略体效应。图5.41参考答案：假设在输出端加上电压则流过两个管子的电流为那么，与普通的共源共栅结构相比，约提高了80倍。5.5考察图5.14所示轨对轨运算放大器，若PMOS输入级和NMOS输入级具有相同的偏置尾电流，即，负载电容=10pF，=0.1V-1，=0.2V-1，。（1）如果要获得的摆率，偏置电流应为多少?（2）若要使PMOS输入级与NMOS输入级具有相同的跨导，两个输入级的管子宽长比应满足什么关系?（3）如果M1~M4的过驱动电压为0.1V，其它管子的过驱动电压为0.4V，M5和M6的偏置电流也为，计算放大器的低频电压增益。假定PMOS和NMOS输入级都工作在饱和区。答案：(1)(2)对于NMOS，对于PMOS，，令(3)5.6图5.42所示的差动输入-差动输出折叠式共源共栅放大器中，加入了CMFB电路来控制输出共模电平的变化。图5.42（1）求Vout,CM的值（用Vout1和Vout2表示）。（2）若共模反馈放大器是采用电流镜负载的差动放大器，那么输入级应该采用PMOS还是NMOS差动对，其原因是什么？（3）计算CMFB电路的环路增益。假定共模反馈放大器的增益为A，各管子的跨导和输出电阻可分别用和表示（i=1~10）。答案：(1)(2)应采用PMOS，这样一来A的输出共模电压就会小于Vout1和Vout2的共模，这样的电平才适合作为M9和M10的栅极偏置，保证这两个管子的过驱动电压不会很大。(3)将Vb4视为输入端，放大器A左侧的电路可看作共源共栅放大器。5.7图5.43所示为运算放大器的输出级电路，为了给负载提供足够的驱动电流，输出驱动管M1通常具有较大的宽长比。假定，，。（1）当负载电流为零（静态）时，若使输出驱动管M1工作在饱和区，求M2的宽长比，此时输出级的静态功耗为多少？假定M1的过驱动电压为1V，其它器件的过驱动电压为0.2V。（2）为了降低静态功耗，可以使输出驱动管M1在静态时工作在临界亚阈值区（漏极电流密度=时，认为器件工作在临界亚阈值区，此时），试确定此时M2的宽长比，并重新计算输出级的静态功耗。图5.43参考答案：（1）功率管尺寸很大，若使其工作在饱和区将必须用到很大的偏置电流，这个管子的尺寸非常大。静态功耗：(2)此时对于M1，每微米的W宽度流过1微安的电流，可以认为其处于临界亚阈值状态。此时，静态功耗为。可见临界亚阈值偏置状态下的功率管可以大大节省静态功耗。5.8设计图5.1所示的套筒式共源共栅运算放大器。假定VDD=3.3V,CL=5pF，VTHN=|VTHP|=0.7V，μnCox=150μA/V2，μpCox=55μA/V2，λp=0.05V-1，λn=0.04V-1。要求运算放大器的性能指标满足下列条件（放大器的其它指标请读者自定）：直流或低频时的小信号差模电压增益Avd>80dB输入共模电压范围：1.0V≤Vcm≤2.5V输出电压摆幅：0.7V≤Vout≤2.6V摆率SR=10V/μs5.9设计图5.5所示的折叠式共源共栅运算放大器（NMOS输入）。设计条件与设计指标与题5.8相同。5.10设计图5.44所示的折叠式共源共栅运算放大器（PMOS输入）。设计条件与设计指标与题5.8相同。图5.445.11设计图5.14所示的差动输入-单端输出轨对轨折叠式共源共栅运算放大器。其中，ISS1=ISS2，输入共模电压范围：0~VDD，输出电压摆幅：0.6V≤Vout≤2.6V。其余设计条件与设计指标与题5.8相同。6.1图6.39（a）、（b）、（c）、（d）为比较器的输入-输出关系曲线，如果比较器的输入-输出关系取反，试画出此时的输入-输出关系曲线。图6.39参考答案：6.2对于图6.40所示比较器，假定M5的直流电流为100μA，W6/L6=5(W4/L4)，W8/L8=5(W3/L3)，且CL=10pF，VDD=4V，求比较器的传输时延。这里假设比较器的输入信号幅度足够大，导致比较器出现“转换”现象，即时延由摆率SR决定。图6.40解：当该比较器处于静态工作时，M6和M7管的静态偏置电流为：当该比较器工作在大信号摆幅的情况下，最大的source电流为：最大的sink电流为：当给Vin的正端加一个正向的大信号时，M6导通，M7截止，此时对电容CL进行充电，电容可以充电到VDD，此时的输出电压：即当给Vin正端加一个负向的大信号时，此时M7导通，M6截止，此时电容CL进行放电，电容放电到0V，此时的输出电压：即该比较器的传输延时为：6.3对于图6.30所示外部正反馈迟滞比较器（反向输入），试推导该比较器的正、负迟滞电压。6.4对于图6.31所示外部正反馈迟滞比较器（同向输入，且迟滞曲线发生位移），试推导该比较器的正、负迟滞电压以及电压位移量。6.5对于图6.41所示的外部正反馈迟滞比较器，假定VOH=2V，VOL=-2V，上转折点为1V，下转折点为0V。求电阻R1和R2之间的关系以及参考电压VREF。图6.41解：上部（向下）翻转点：下部（向上）翻转点：解得：6.6设计图6.8所示的由三级开环运放构成的比较器。要求小信号差模电压增益Avd>80dB，其它参数自定。CMOS管的参数为：μnCox=151μA/V2，μpCox=54μA/V2，VTHN,P=±0.70V。6.7设计图6.42所示的输入级为NMOS管的内部正反馈迟滞比较器。假定电流I5=5μA，要求VTRP+>0.1V，VTRP-<-0.1V，小信号差模电压增益Avd>60dB，其它参数自定。CMOS管的参数与题6.6相同。图6.42(解：（1）假定M1的栅极接0电位，M2的栅极电位远小于0，则M1、M3导通，M6工作在深度线性区，而M2、M4、M7截止，此时输出VO2为高电平；随着Vin增加，M2逐渐导通，i2逐渐增大，最后M2完全导通，当i2=i6时，正迟滞（翻转）点发生。由于则有：可得：可得：由于M1和M2工作在饱和区，i1和i2为：假设M1和M2的尺寸和特性对称，即则VTRP+可表示为：将代入上式（2）假定M1的栅极接0电位，M2的栅极电位远大于0，则M2、M4导通，M7工作在深度线性区，而M1、M3、M6截止，此时输出VO1为高电平；随着Vin减小，M1逐渐导通，i1逐渐增大，最后M1完全导通，当i1=i7时，负迟滞（翻转）点发生。由于则有：可得：可得：由于M1和M2工作在饱和区，i1和i2为：假设M1和M2的尺寸和特性对称，即则VTRP+可表示为：将代入上式（3）根据题目要求，电流i5=5uA，要求VTRP+>0.1V，VTRP-<-0.1V，代入得取L=1um，W=2um解得：α=5代入得：上述结果满足题意要求。则该比较器各晶体管的参数为：晶体管沟道长度(um)宽长比fingermultiplierM1,212:111M3,412:111M6,7110:111M5,822:111偏置电流源I5=5uA6.8设计图6.43所示的输入级为PMOS管的内部正反馈迟滞比较器。假定电流I17=5μA，其余设计条件和参数与题6.4相同。图6.43第7章习题7.1设计一个如图7.23所示的电阻分压电路，=5V，要求基准电压为1V，为3V，流过电阻的电流为2µA。若R3的方块电阻值工艺偏差为10%，求出此时各个基准电压的实际值，并考察电阻偏差对基准电压精度的影响。图7.23解：由流过电阻的电流为2µA，VDD为5V，可得电阻串的总电阻值为：5V/2µA=2.5MΩ根据分压比例可求得R3=2.5×1/5=500KΩR2=2.5×3/5-R3=1MΩR1=1MΩR3工艺偏差在10%时，重新计算分压比例可得：，，可见，电阻偏差对基准电压影响较大。7.2试设计图7.1（b）所示电阻-MOS管型分压器。假定=5V，要求基准电压为1V，流过电阻的电流为2µA，=0.7V，。求电阻R和MOS管的宽长比的值（忽略沟道长度调制效应，=0）。解：R=4V/2µA=2MΩ7.3试设计图7.1（c）所示MOS管型分压器。=0.7V，，其余参数与习题7.2相同。求和的值（=0）。解：由式5.8可分别求得7.4图7.24所示电路为改进型MOS管分压器。=5V，若要求基准电压=1V，=3V，流过电流为2µA，试求M1、M2和M3的宽长比。假定=110，=50，阈值电压均为0.7V，=0。图7.24解：由=1V，可求得：同理，可求得：7.5图7.25是一种以阈值电压为基准的自偏置电流源，试推导输出电流的表达式，并估算的值。忽略CMOS的二级效应，取和分别为110和50，阈值电压均为0.7V。图7.25由图可知，，所以M1必然处于饱和区。由，且，得由以上公式可见，电流I与电源电压无关，可估算为。代入值得，。7.6图7.26是在图7.25的基础上附加了启动电路M6~M9，试分析该启动电路的工作原理。若要求电流源正常工作时启动电路最大消耗电流为1µA，试求M6~M8的宽长比。计算时可忽略CMOS的二级效应，并取和分别为110和50，阈值电压均为0.7V。图7.26解：电路上电后，M6导通，M9导通，从而将M2的栅极电压拉至较高电位。当M2的栅极电压上升到两个阈值电压时，基准电路开始工作，电流逐渐增加。电路启动起来后，M9自动关闭（M2的栅极电压上升，M9的Vgs减小），不影响基准电路工作。分析可知，M6，M7和M8在电路正常工作时仍导通消耗电流（都工作在饱和区）。由饱和区电流公式：，其中ID为1µA，可分别求得M6~M8的尺寸：假设将电源电压平均分为三份，即。7.7对于图7.2所示具有自偏置结构的MOS管型基准源，若电阻R的值出现工艺偏差，试分析其对基准电流的影响。另外，分析CMOS管的二级效应对基准电流的影响。解：（7.14）由式7.14可知，基准电流与R的平方成反比，因此，电阻绝对值出现较大波动时，将严重影响基准电流及其温度系数。所以，应用时，通常选用较为准确的电阻类型来实现。沟道长度调制效应会使两路电流不能完全一致，从而对基准造成偏差。M2存在体效应，其阈值电压会增大，因此所选用的K值应相应增大。7.8图7.27是在图7.5（b）的基础上附加了启动电路M11~M15，试分析该启动电路的工作原理。图7.27解：刚上电时，因为M14和M15为常导通（工作在线性区，相当于大电阻），使得M12和M13导通（M12和M13的Vgs电压较大），从而将共源共栅的PMOS栅电位拉低，电流开始增加，基准电路开始工作。当回路中电流越来越大时，由于M11的W/L值较大，而M14和M15为长MOS管（W/L值较小），迫使M11工作在深度线性区（Vds,M11接近0），使得M12、M13栅电压降低（小于阈值电压），而从关闭启动电路。因为M11、M14和M15一直导通，所以必须降低其电流消耗！7.9对于图7.28所示基准电流源，设M3和M4的尺寸相同，M1和M2的W/L之比为K:1。1）试推导输出电流的表达式；2）为了保证M2工作在饱和区，电阻R的取值是多少？3）与图7.2所示电路相比较，该电路的优点是什么？图7.28解：1）设流过M2的电流为I，则：由式（7.14）及7.1.2小节的分析可得，所以，2）对于M2管，为了使其工作在饱和区，要求：Vds2>Vgs2-VTH2，而由图7.28可知，Vds2=Vgs2-IR，因此，需满足Vgs2-IR>Vgs2-VTH2，即。3）此电路和图7.2电路的基准电流表达式相同。但该电路消除了M2管的体效应。7.10推导图7.6（a）和（b）所示电路中的基准电流。7.11参照图7.8（b）和图7.9（b），分别设计一个CTAT和PTAT基准电流源电路，要求基准电流=10µA。假设=5×10-15A，=26mV，PTAT中N=8。解：两电路均取，。由式（7.33）可得，CTAT中，。由式（7.38）可得，PTAT中，与CTAT相比，PTAT中的电阻值较大。7.12求图7.29所示电路中的值及其温度系数。图7.29解：忽略基极电流，温度系数为：，只和温度有关。7.13若考虑图7.30中运放的失调电压，试分析其对基准电压的影响。图7.30参考答案：若不为零，则失调电压被放大了。所以必须改进电路以减小其影响。7.14试推导图7.31所示电路的输出电压，调节m时，输出电压的幅值与温度系数如何变化？图中，M1和M2对称，M3的宽长比是M1的m倍。Q2和Q3对称，Q1的发射区面积是Q2的n倍。假设运放的增益A是无穷大。图7.31解：电路中，M1、M2和M3组成电流镜，并且有。运放Amp使A、B的电位相同，VA=ＶB。从而电阻R1上的压降就等于Q1和Q2基极发射极电压之差。而M1、M2和M3上的漏极电流分别为和。I3通过电阻R2产生的电压加到Q3的VBE上，从而获得输出基准电压VREF：V由上式可知，当R1和R2固定，通过调节M3的m值，便可以获得不同的的温度系数，而且MOS管实现起来更为容易，占据较小的芯片面积，并且容易实现较大的调节范围，同时该结构具有更小的输出噪声。同样，要获得温度系数TC=1mv/ºC，如果n=7，m取3，需要R1和R2的比值仅为5，同时比调节电阻的电路还另外节省了一个R1大小的电阻。7.15试推导图7.32所示电路的偏置电流Iout。图7.32解：对于M2，对于M1，第8章习题8.1求图8.27所示电路的等效输入噪声电压。可忽略CMOS的二级效应（即假定）。（a）（b）图8.27解：（a），（b）8.2假定，分别求图8.28（a）和（b）电路的等效输入噪声电压，对于图8.28（a），假设。(a)(b)图8.28解：1．2.8.3假定，求图8.29中套筒式共源共栅运算放大器的等效输入噪声电压。图8.29解：从共源共栅结构放大器等效输入噪声分析可知，不考虑沟道长度调制效应情况下，共源共栅器件的噪声可以忽略。所以，上图中M3-M6的噪声不用考虑，我们只用计算M1-M2、M7-M8噪声即可。8.4图8.30所示为两级差动运算放大器。假设所有管子均工作在饱和区，而且，，，。如果工作温度为30℃，，热噪声系数=2/3。试计算该放大器的等效输入热噪声电压。图8.30解：首先计算第一级的小信号增益以M5的栅极为参考的M5和M7的噪声等于当参考主要输入时，该值除以，得M1和M3产生的输入参考噪声为因此，总的输入参考噪声等于上式中的因子2是由于电路中奇数晶体管和偶数晶体管产生的噪声都要计算，该值对应的输入噪声电压是。8.5对于图8.31所示电路，计算频带（fL,fH）内的总输出热噪声和1f噪声。假定λ≠0图8.31解：8.6在图8.32所示的共源放大器中，假定，热噪声系数γ=2/3。如果M2对等效输入热噪声电压（不是电压的平方）的贡献是M1的1/5，则放大器的最大输出电压摆幅是多少？图8.328.7对于图8.33所示共源放大器，假定忽略沟道长度调制效应。（1）计算等效输入热噪声电压；（2）对于给定的偏置电流和输出电压摆幅，为了使等效输入热噪声电压最小，R的值应为多少？图8.33根据第一问结果，R越大越好。注：理想电流源与电阻并联是一个典型的实际电流源，可以转换为成一个实际电压源，其电压源的电压等于电流源电流乘以所并联的电阻，原并联的电阻改为串联，成为电压源的内阻。8.8对于图8.34所示共栅放大器，不考虑M0产生的噪声（即噪声被C0短路到地），为了使等效输入热噪声电压为，试确定管子M1的宽长比（W1/L1）以及Vb和RD的值。这里假定：VDD=3V，温度T=30℃，热噪声系数γ=2/3，M1和M2的宽长比相同，，ID1=ID2=1mA。图8.349.1图9.40为由4级放大器构成的环形振荡器，假定每级的增益均相同、且可表示为A(s)=-A0/(1+s/ω0)。为了使电路发生振荡，每级放大器所需的最小电压增益A0是多少？每级放大器的信号相移是多少？图9.40解：4级放大器的总增益为：为了能让电路振荡，每级提供的频率相移必须满足：此时的频率由从而可以得出最小电压增益为也就是说,，每级的相移45°9.2考虑图9.41所示的锁相环，一个外部电压Vex（a）如果环路锁定、且Vex=V（b）假设Vex在t=t1时刻从V图9.41解：（a）如果环路锁定，则有：则且（b）当Vex从V1阶跃到压控振荡器的频率变为：由于VLPF不能立即变化，所以鉴相器开始输出渐宽的脉冲，VLPF电压升高，输出频率ωout9.3对于图9.42所示的鉴频鉴相器电路，试确定QB窄复位信号的脉冲宽度。忽略扇入扇出影响，假定与非门、或非门和反相器的延时分别为tnand、tnor和tinv。鉴频鉴相器的结构波形图（c）鉴频鉴相器的一种电路实现方式图9.42解：如果电路的初始状态是A=1，QA=1，QB=0，B的上升使得QB上升为高，QB的变化依次传递给了Reset、E和F，C和D，最后到QA和QB。因此，QB的窄脉冲宽度约为。9.4图9.43为振荡器的某一级，假定，MOS管工作于深度线性区，试确定最大允许的Vcont值。图9.43解：要使该振荡器正常工作，M3和M4必须位于深线性区，即如果M3、M4不位于深线性区乃至进入饱和区，那么每一级电路就需要共模反馈来产生在共模电平附近的输出摆幅。如果该环形振荡器每一级开关都完整切换，那么M3、M4的最大漏电流就等于ISS，为满足上述条件，则即可得：9.5在图9.44电路中，QA和QB的波形如图9.44（b）所示，且当QA（QB）为高电平时，开关S1（S2）接到“2”端，否则接到“1”端。如果I1=I2，QB的窄脉冲对输出电压Vout的影响是什么？画出Vout的波形。图9.44解：因为QA和QB有一段时间同时为高，所以电荷泵向电容传送的电流会受影响。I1=I2，在窄脉冲复位期间，流过S1的电流完全流过S2，没有电流对电容充电，所以Vout保持不变。第10章习题10.1若一个3-bitADC的积分非线性误差（INL）被限制在±1LSB以内，画出其可能的输入-输出特性曲线。这种情况下，可能的最大微分非线性误差（DNL）为多少？答案：当INL被限制在±1LSB以内时，其输入-输出特性曲线如下图所示，绿色加粗线即为ADC的实际特性曲线，最大DNL=±2LSB。10.2一个3-bitADC的输入-输出特性曲线如图10.76所示。1）求该ADC的±INL和±DNL；2）该ADC是否单调？图10.76答案：微分非线性（DNL）是在垂直跨度上测量的相邻电平的差的度量，积分非线性（INL）是实际的有限精度特性和理想的有限精度特性在垂直方向上的最大差值。（1）该ADC的静态特性为：+INL=2LSB、−INL=−1LSB、+DNL=+1LSB、−DNL=−2LSB（2）该ADC不单调。10.3图10.77中显示了N-bit并行式ADC中的两个比较器，比较器1和比较器2的失调电压分别记为VOS1和VOS2。图中还给出了ADC的部分理想转换函数。（1）比较器失调何时会引起误码？用VOS1、VOS2、N和VREF来表示这个条件；（2）假设所有失调完全相同，用VOS1(=VOS2)、N和VREF来表示INL的值；（3）用VOS1、VOS2、N和VREF来表示DNL。图10.77答案：（1）当Vin(2)>VR2-VOS2时，比较器2由0变为1；当Vin(1)>VR1-VOS1时，比较器1由0变为1。如果Vin(2)<Vin(1)，那么将出现误码，因此，由VR2-VOS2<V