数字逻辑各章节重要知识考点

Forpersonaluseonlyinstudyandresearch;notforcommercialuse第一章绪论1：编码、无权代码、有权代码2：数制、进制变换学问点3：定点数、浮点数学问点4：模拟信号、数字信号、模拟电路、数字电路一、选择题1、以下代码中为无权码的为〔CD。A、8421BCD码 B、5421BCD码 C、余三码 D、格雷码2、一位十六进制数可以用〔C〕位二进制数来表示。A、１ B、２ C、４ D、163、十进制数25用8421BCD码表示为〔B。A、10101 B、00100101 C、100101 D、101014、在一个8位的存储单元中，能够存储的最大无符号整数是〔CD。A〔256〕10 B〔127〕10 C〔FF〕16 D〔255〕105BCD〔CD。A、奇偶校验码 B、格雷码 C、8421码 D、余三码6、与模拟电路相比，数字电路主要的优点有〔BCD。A、简洁设计 B、通用性强 C、保密性好 D、抗干扰力量强二、推断题〔正确打√，错误的打×〕1、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分〔√〕2、格雷码具有任何相邻码只有一位码元不同的特性〔√〕3、八进制数〔18〕8比十进制数〔18〕10〔×〕4、在时间和幅度上都离散的信号是数字信号，语音信号不是数字信号〔√〕三、填空题1、数字信号的特点是在幅度上和 时间上都是离散，其高电平和低电寻常用1和0来表示。2、分析数字电路的主要工具是 规律代数，数字电路又称作 规律电路 。3BCD8421BCD、2421BCD、5421BCD、余三码等。常用的牢靠性代码有格雷码、奇偶校验码等。4、〔10110010.1011〕2=(262.54)8=(B2.B)165、(35.4)=〔11101.1〕=(29.5)=(1D.8)=(0010100.0101)8 2 10 16 8421BCD6、(39.75)=〔100111.11〕47.6)=(27.C)10 2 8 167、(5E.C)=〔1011110.11〕136.6(94.75)=(10010100.01110101)16 2 8 10 8421BCD(01111000)

=〔1001110〕=(116)=(78)

=(4E)8、 8421BCD 2 8 10 16其次章规律代数根底学问点1：规律函数、规律函数的六种表示方式学问点2：根本的规律运算〔与、或、非、与非、或非、与或非、异或、规律运算规章3：三个定理：代入定理、反演定理、对偶定理学问点4：规律函数两种标准形式、规律函数的变换〔与非－与非、或非－或非、与或非式〕学问点5：规律函数的公式法化简、卡假设图表示和卡诺图法化简、具有无关项的卡诺图化简一、选择题1、当规律函数有n〔D〕个变量取值组合。A、n B、2n

C、n2

D、2n2、规律函数的表示方法中具有唯一性的是〔AD。A、真值表B、表达式C、规律图D、卡诺图3、F AB”BDCDE 〔AC。A、AB”D 、B、D”D) 、DD4、求一个规律函数F的对偶式，可将F〔ACD。A”B、原变量换成反变量，反变量换成原变量C、变量不变D0”11”E、常数不变5、在何种输入状况下。〔D〕A、全部输入是0 B、任一输入是0 C、仅一输入是0 D、全部输入是16、在何种输入状况下“或非”运算的结果是规律。〔BCD〕A、全部输入是0 B、全部输入是1C、任一输入为0，其他输入为1 D、任一输入1二、推断题〔正确打√，错误的打×〕1、规律变量的取值，１比０大〔×。2、异或函数与同或函数在规律上互为反函数〔√。3、假设两个函数具有一样的真值表，则两个规律函数必定相等〔√。4、由于规律表达式A+B+AB=A+BAB=0〔×〕5、假设两个函数具有不同的规律函数式，则两个规律函数必定不相等〔×〕6、规律函数F BC已是最简与或表达式〔×〕7、对规律函数F BC”利用代入规章，令A=BC代入，得F BC〔×〕三、填空题1、规律代数又称为布尔与、或、非三种。常用的几种导出的规律运算为或非、或非、与或非 、同或、异或 。2、规律函数的常用表示方法有规律表达、真值表、规律图。3代入规章、对偶规章、反演规章。4、规律函数F A”BC的反函数F”ABD。5、规律函数F=〔B+1的对偶函数是F=A+BC+0。6、添加项公式 AB BC AB BCC)(BC。7、规律函数F

的对偶式为8、已知函数的对偶式为FD F 四、分析与计算题1、规律函数F)ABAAC求该规律函数的反演函数、对偶函数求该规律函数的最大项表达式、最小项表达式2、对以下规律函数的进展化简：F)AC BBD”CD”ACA”AB第三章规律门电路1：半导体元器件的开关特性2：OC门、OD门、三态门学问点3：TTL数字集成电路的各种系列及其特性学问4：CMOS数字集成电路的各种系列及其特性学问5：TTL电路与CMOS电路的连接一、选择题1、三态门输出高阻状态时〔ABD是正确的说法。A、用电压表测量指针不动B、相当于悬空C、电压不高不低 D、测量电阻指针不动2、以下电路中常用于总线应用的有〔A。A、TSL门B、OC门 C、漏极开路门 D、CMOS与非门3、三极管作为开关使用时，要提高开关速度，可〔ACD。A、降低饱和深度 B、增加饱和深度C、承受有源泄放回路 D、承受抗饱和三极管4、CMOS数字集成电路与TTL数字集成电路相比突出的优点是〔ACD。ABCD5、与CT4000系列相对应的国际通用标准型号为〔B。A、CT74S肖特基系列 B、CT74LS低功耗肖特基系列C、CT74L低功耗系列 D、CT74H高速系列二、推断题〔正确打√，错误的打×〕1、TTL与非门的多余输入端可以接固定高电平〔√〕2TTL与非门的输入端悬空时相当于输入为规律1〔√〕3、三态门的三种状态分别为：高电平、低电平、不高不低的电压〔×〕三、填空题1、集电极开路门的英文缩写为OC门，工作时必需外加电源和负载。2、OC门称为集电极开路门门，多个OC门输出端并联到一起可实现线与功能。3、国产TTL电路CT4000相当于国际SN54/74LS系列，其中LS表示低功耗肖特基。四、分析与计算题1、分析以下两个电路图、(b+UCC+UCCVD1RCVD2RBRUCCR RC1Y VD R Y1A BVD2B2、在以下图所示的电路中，G、G、G为OD输出的与非门74LS031 2 3的漏电流最大值为I

=5AV

=0.33V时允许的最大负载电流为OH〔MAX〕 OL〔MAX〕I GOL〔MAX〕

、GG4 5

为74LS00，它的高电平输入电流最大值I 和低IH〔MAX〕电平输入电流最大值I

均为1A。假设V

=5V，要求V4.4V0.33，试求RIL〔MAX〕〔P〕96

DD OH OL L74HC0374HC03G1&UDD74HC00G4RL&G2&&G5&G3&&G63、在以下图所示的电路中，G

、G为OC门，输出管截止时的漏电路为I1 2

=200A，输出管导通时允许的最大负载电流为I OL〔MAX〕 3 4 5们的低电平输入电流为I

=-1mAI=40AV

=5VOC门IL IH CC输出的高电平VOH3.0VOL0.4RL选定适宜的阻值P13〕G1&G1&G3RL&G2&&G4&&G5第四章组合规律电路学问点1：小规模组合规律电路的分析与设计方法学问点2：常用的中规模集成器件及其主要的集成电路芯片型号：编码器、译码器、数据选择器学问点3：用中规模集成器件实现组合规律电路的设计〔编码器、译码器、数据选择器〕4：CMOS数字集成电路的各种系列及其特性学问点5：竞争冒险的概念、推断方法、消退方法一、选择题1、以下表达式中不存在竞争冒险的有〔CD。A、F B”AB B、F AB C、F ABC”AB D、F 2、假设在编码器中有50个编码对象，则要求输出二进制代码位数为〔B〕位。A、5 B、6 C、10 D、503、一个16选1的数据选择器，其地址输入〔选择掌握输入〕端有〔C〕个。A、1 B、2 C、4 D、164、以下各函数等式中无冒险现象的函数式有〔D。AFACBFAB”C、F DFACBCE、F AB”5、函数FABACD〕时，将消灭冒险现象。A、B=C=1 B、B=C=0 C、A=1，C=0 D、A=0，B=06、四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的规律表达式为Y=〔A。AA”AX10

X10

AA”X10

AAX10 3BA”AX10

CA”AX10

DAAX10 378〔E〕个。A、1 B、2 C、3 D、4 E、88、在以下规律电路中，不是组合规律电路的有〔D。A、译码器 B、编码器 C、全加器 D、存放器9、八路数据安排器，其地址输入端有〔C〕个。A、1 B、2 C、3 D、4 E、810、组合规律电路消退竞争冒险的方法有〔AB。A、修改规律设计 B、在输出端接入滤波电容C、后级加缓冲电路 D、屏蔽输入信号的尖峰干扰113874LS1388〔ABC。

=1ST”=DST=0 BST=1ST”=DST=DA B C A B C

=1ST”=0ST=D DST=DST”=0ST=0A B C A B C12、以下电路中，加以适当关心门电路〔AB适于实现单输出组合规律电路A、二进制译码器B、数据选择器 C、数值比较器D、七段显示译码器13、用四选一数据选择器实现函数F AA10

10

，应使〔A。A、D0=D2=0，D1=D3=1 B、D0=D2=1，D1=D3=0C、D0=D1=0，D2=D3=1 D、D0=D1=1，D2=D3=014、用3线-8译码器74LS138和关心门电路实现规律函数F A

AA”，应〔AB。2 21A、用与非门，F B、用与门，FY”014567 23C、用或门，FY” Y” D、用或门，FY” Y” Y” Y” Y” Y”2 3 0 1 4 5 6 7二、推断题〔正确打√，错误的打×〕1、优先编码器的编码信号是相互排斥的，不允很多个编码信号同时有效〔×〕2、编码与译码是互逆的过程〔√〕3、液晶显示器的优点是功耗微小、工作电压低〔√〕4、液晶显示器可以在完全黑暗的工作环境中使用〔×〕5、共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。〔√〕6、用数据选择器可实现时序规律电路〔×〕7、组合规律电路中产生竞争冒险的主要缘由是输入信号受到尖峰干扰〔×〕三、填空题1、消退竟争冒险的方法有修改规律设计〔增加多余项〕、接入滤波电容、加选通脉冲等。四、分析与设计题1、分析以下图所示的组合规律电路的规律功能：写出该电路的规律函数表达式、并化为最简的与或式写出该电路的真值表，并所名该电路的规律功能图〔a〕图〔b〕2前，用楼下开关翻开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关翻开电灯，下楼后，用楼下开关关灭电灯。列出该电路的真值表、并写出该电路的规律函数表达式将〔1〕中所获得的规律函数表达式进展化简，并做规律函数的变换推断你所得到的电路是否存在竞争冒险3、设Ｓ和Ｓ是数据选择器的掌握端，、、Ｄ

是数据输入端，Ｆ为输出端，1 0 0 1 2S1SS1S0路实现该规律电路。数据输入端、Ｄ、Ｄ和掌握端、Ｓ分别0 1 2 1 0的规律电平，记录Ｆ的规律状态。验证其是否满足表2-1规律功能。Ｄ1kHz的脉冲信号，、Ｄ

为低电平，2 0 1转变掌握端的规律电平，用示波器观看并记录Ｆ端的波形。4、试用4选1数据选择器实现交通信号灯等监视电路。每一组信号灯均由红、黄、绿三盏灯组成。正常工作状况下，任何时刻必有一盏灯点亮，而且只允许有一盏灯点亮；而当消灭其他五种灯亮状况时，电路发生故障，这时要求发出故障信号，以提示修理人员前去修理。51-4AC74LS138和门电路实现如下多输出规律函数。”第五章集成触发器1RS学问点2：时序规律电路的电路图、状态表、状态方程、状态转移图、次态卡诺图表示方法3：同步RS、同步D、同步JK、同步T触发器的电路原理、特征方程、状态转移表4：不同触发器之间的相互转换5：主从RS触发器、主从JK6D触发器、边沿JK一、选择题1、N个触发器可以构成能存放〔B〕位二进制数码的存放器。A、N-1 B、N C、N+1 D、2N2、在以下触发器中，有约束条件的是〔C。A、主从JK触发器 B、主从D触发器 C、同步RS触发器 D、边沿D触发器3、一个触发器可记录一位二进制代码，它有〔C〕个稳态。A、0 B、1 C、2 D、3 E、44、存储8位二进制信息要〔D〕个触发器。A、2 B、3 C、4 D、85、对于T触发器，假设现态Qn=0，欲使次态Qn+1=1，应使输入T=〔BD。A、0 B、1 C、Q D、Q”6、对于T触发器，假设现态Qn=1，欲使次态Qn+1=1，应使输入T=〔AD。A、0 B、1 C、Q D、Q”7、对于D触发器，欲使Qn+1=Qn，应使输入D=〔C。A、0 B、1 C、Q D、Q”8、对于JK触发器，假设J=K，则可完成〔C〕触发器的规律功能。A、RS B、D C、T D、T”9、欲使JK触发器按Qn+1=Qn工作，可使JK〔ABDE。A、J=K=0 B、J=Q,K=Q”C、J=Q”,K=Q D、J=Q,K=0 E、J=0,K=Q”10、欲使JK触发器按Qn+1Q”n工作，可使JK〔ACDE。A、J=K=1 B、J=Q,K=Q”C、J=Q”,K=Q D、J=Q,K=1 E、J=1,K=Q11、欲使JK触发器按Qn+1=0工作，可使JK〔BCD。A、J=K=1 B、J=Q,K=Q C、J=Q,K=1 D、J=0,K=1 E、J=K=112、欲使JK触发器按Qn+1=1工作，可使JK〔BCE。A、J=K=1 B、J=1,K=0 C、J=K=Q” D、J=K=0 E、J=Q”,K=013、欲使D触发器按Qn+1=Q”n工作，应使输入D=〔D。A、0 B、1 C、Q D、Q”14、以下触发器中，抑制了空翻现象的有〔ABD。AD触发器BRS触发器CRS触发器DJK15、以下触发器中，没有约束条件的是〔D。A、根本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器16、描述触发器的规律功能的方法有〔ABCD 。ABC、状态转换图D17、为实现将JK触发器转换为D〔A。A、J=D,K=D”B、K=D,J=D”C、J=K=D D、J=K=D”18、边沿式D触发器是一种〔C〕稳态电路。A、无 B、单 C、双 D、多二、推断题〔正确打√，错误的打×〕1、D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能〔×〕2、RS触发器的约束条件RS=0表示不允许消灭R=S=1〔√〕3、同步触发器存在空翻现象，而边沿触发器和主从触发器抑制了空翻〔√〕4、主从JK触发器、边沿JK触发器和同步JK〔√〕5、假设要实现一个可暂停的一位二进制计数器，掌握信号A=0计数，A=1保持，可选用T触发器，且令T=A〔×〕6TTL或非门构成的根本RSR=S=0。×〕7、对边沿JK触发器，在CLK为高电平期间，当J=K=1时，状态会翻转一次〔×〕三、填空题1、触发器有28位二进制信息要8个触发器。2、一个根本RS触发器在正常工作时，它的约束条件是RS”=1，则它不允许输入S”=0且R=0的信号。3Q、Q1Q=1、Q=0，0Q=0、=1，可见触发器的状态指的是Q端的状态。4、一个同步正常工作时，不允许输入R+S=1的信号，因此它的约束条件是R”S”=0。5在一个CLK脉冲作用下引起触发器两次或屡次翻转的现象称为触发器的空翻 触发方式为主从式或边沿式的触发器不会消灭这种现象。四、分析与设计题1、分析以下图所示的时序规律电路图的规律功能。写出该电路的状态转移表写出该电路的状态转移方程画出该电路的状态转移图QQQ”G1≥≥G2G3≥≥G4JCLKK2、课后作业P2565.18。P2575.26、5.27。第六章时序规律电路学问点1：同步时序规律电路、异步时序规律电路的分析〔驱动方程、时钟方程、输出函数、状态方程、状态转移表、状态转移〕2：同步时序规律电路〔原始状态转移表、状态转移图、状态化简、状态方程〕简洁的异步时序规律电路〔时钟方程的选择、状态表化简、状态方程〕的设计。特别留意加、减、可逆计数器的设计方法。学问点3：存放器和移位存放器、常用的计数器、任意进制计数器的构成方法4：挨次脉冲信号、序列脉冲信号的产生方法一、选择题1、同步计数器和异步计数器比较，同步计数器的显著优点是〔A。AB、触发器利用率高C、电路简洁DCLK掌握。2、把一个五进制计数器与一个四进制计数器串联可得到〔D〕进制计数器。A、4 B、5 C、9 D、203、以下规律电路中为时序规律电路的是〔C。A、变量译码器B、加法器 C、数码存放器 D、数据选择器4、N个触发器可以构成最大计数长度〔进制数〕为〔D〕的计数器。A、N B、2N C、N2 D、2N5、N个触发器可以构成能存放〔B〕位二进制数码的存放器。A、N-1 B、N C、N+1 D、2N6、五个D触发器构成环形计数器，其计数长度为〔A。A、5 B、10 C、25 D、327、同步时序电路和异步时序电路比较，其差异在于后者〔B。A、没有触发器 B、没有统一的时钟脉冲掌握C、没有稳定状态 D、输出只与内部状态有关8、欲设计0，1，2，3，4，5，6，7这几个数的计数器，假设设计合理，承受同步二进制计数器，最少应使用〔B〕级触发器。A、2 B、3 C、4 D、89、用二进制异步计数器从0做加法，计到十进制数178，则最少需要〔D〕个触发器。A、2 B、6 C、7 D、8 E、1010、假设用JK触发器来实现特性方程为Qn1 AB，则JK端的方程为〔AB。A、J=AB，K=(A”B)”B、J=AB，K=AB”C、J=(A”B)”，K=AB D、J=AB”，K=AB11、假设要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用〔C〕个触发器。A、2 B、3 C、4 D、10二、推断题〔正确打√，错误的打×〕1、同步时序电路由组合电路和存储器两局部组成〔√〕2、组合电路不含有记忆功能的器件〔√〕3、同步时序电路具有统一的时钟CLK〔√〕4、异步时序电路的各级触发器类型不同〔×〕5、环形计数器在每个时钟脉冲CLK作用时，仅有一位触发器发生状态更〔×〕6、环形计数器假设不作自启动修改，则总有孤立状态存在〔√〕7、计数器的模是指构成计数器的触发器的个数〔×〕8、D触发器的特征方程Qn+1=D，而与Qn无关，所以，D触发器不是时序电路〔×〕9、在同步时序电路的设计中，假设最简状态表中的状态数为2N，而又是用N级触发器来实现其电路，则不需检查电路的自启动性〔√〕1051015〔×〕三、填空题1移位存放器和数码存放器。2组合规律电路时序规律电路。3、由四位移位存放器构成的挨次脉冲发生器可产生4个挨次脉冲。4、时序规律电路依据其触发器是否有统一的时钟掌握分为 同步时序电路和异步时序电路。四、分析与设计题1、分析以下图所示的规律电路图，说明该电路的规律功能。要求：写出该电路的驱动方程、输出函数写出该电路的状态转移方程列出该电路的状态转移表、状态转移图说明该电路的规律功能X“1”

FF01T

Q0

FF1 Y&1T Q1&C1CLK

C1图〔a〕FF0 FF1 FF2CLK 1DC1

Q0 1DC1

Q1 1D Q2C1Q0” Q1” Q2”图〔b〕2、设计一个按自然态序变化的771，产生一个进位输出。QQQQ21 0000→001→010→011/0 /0/0/1↓/0110←101←100/0 /03、设计一个串行数据检测电路，当连续输入3311，其0。例如：输入X 101100111011110输入Y 0000000010001104、设计一个按自然态序变化的771，产生一个进位输出。58421BCD〔P331〕6741607300010111〔P313〕第七章半导体存储器1：ROM、RAM的构造、组成、工作原理2：ROM和RAM存储容量的扩展〔位扩展法、字扩展法〕3ROM实现组合规律电路的设计一、选择题1、一个容量为1K×8的存储器有〔BD〕个存储单元。A、8 B、8K C、8000 D、81922、要构成容量为4K×8的RAM，需要〔D〕片容量为256×4的RAM。A、2 B、4 C、8 D、323、寻址容量为16K×8的RAM需要〔C〕根地址线。A、4 B、8 C、14 D、16 E、16K4、假设RAM的地址码有84〔即字线加位线〕共有〔C〕条。A、8 B、16 C、32 D、2565、某存储器具有8根地址线和8根双向数据线，则该存储器的容量为〔C。A、8×3 B、8K×8 C、256×8 D、256×2566、随机存取存储器具有〔A〕功能。A、读写 B、无读写 C、只读 D、只写7128×1RAM扩展为1024×8，则需要掌握各片选端的关心译码器的输出端数为〔D。A、1 B、2 C、3 D、88256×1RAM扩展为1024×8，则需要掌握各片选端的关心译码器的输入端数为〔B。A、4 B、2 C、3 D、89、只读存储器ROM在运行时具有〔A〕功能。A、读无写B、无读写 C、读写 D、无读无写10、只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容〔D。AB0CD11、随机存取存储器RAM中的内容，当电源断掉后又接通，存储器中的内容〔C。A、全部转变B、全部为1C、不确定 D、保持不变12、用假设干RAM实现位扩展时，其方法是将〔ACD〕相应地并联在一起。A、地址线 B、数据线 C、片选信号线 D、读写线13、PROM的与陈设〔地址译码器〕是〔B。A、全译码可编程阵列 B、全译码不行编程阵列C、非全译码可编程阵列 D、非全译码不行编程阵列二、推断题〔正确打√，错误的打×〕1、实际中，常以字数和位数的乘积表示存储容量〔√〕2、RAM由假设干位存储单元组成，每个存储单元可存放一位二进制信息〔√〕3216K8RAM32K×8的RAM是位扩展〔×〕4、RAM中的信息，当电源断掉后又接通，则原存的信息不会转变〔×〕5、存储器字数的扩展可以利用外加译码器掌握数个芯片的片选输入端来实现〔√〕6、PROM的或阵列〔存储矩阵〕是可编程阵列〔√〕7、ROM的每个与项〔地址译码器的输出〕都肯定是最小项〔√〕三、填空题1、存储器的存储容量和存取时间是反映系统性能的两个重要指标。四、分析与设计题11024×1RAM1024×8RAM。21024×4RAM8192×4RAM3、用ROMYAB1YABACBC2Y3Y4第十一章 数模和模数转换1：A/D转换器的根本原理〔采样、保持、量化和编码〕2：逐次靠近型模数转换器〔组成、工作原理〕3：A/D转换器的主要技术指标一、选择题1、一个无符号8位数字量输入的DAC