时序逻辑电路设计

护；孚丈穿实验报告专业：电子信息工程姓名： 学号：3130104084 日期： 桌号：F4课程名称： 电路与电子实验 指导老师:—王旃—成绩： 实验名称：时序逻辑电路设计实验类型: 同组学生姓名： 一、实验目的和要求（必填） 二、实验内容和原理（必填）三、主要仪器设备（必填） 四、操作方法和实验步骤五、实验数据记录和处理 六、实验结果与分析（必填）七、讨论、心得时序逻辑电路设计装 一、实验目的1、加深理解时序逻辑电路的工作原理以及同步时序电路与异步时序电路的订特点。线 2、学习时序逻辑电路的设计与功能测试方法。: 3、了解时序集成电路的应用。二、 实验内容: 1、用74LS107JK触发器和74LS11三输入与门设计一个8421BCD码的同步十进|制加法计数器。| 2、用74LS74D触发器和74LS55与或非门设计一个脉冲分配器。三、 主要仪器设备| 1、与非门74LS00，双D触发器74LS74，JK触发器74LS107，74LS11三输入与: 门，74LS55与或非门。] 2、数字电子实验箱。i 3、示波器。四、实验操作与结果1、用74LS107JK触发器和74LS11三输入与门设计一个8421BCD码的同步十进制加法计数器。Q3Q2Q1Q00000->0001->0010->0011->0100t J1001—1000—0111—0110—0101通过卡诺图可知：J0=K0=1；J1=Q3Q0，K1=Q0；J2=Q1Q0，K2=Q1Q0；J3=Q2Q1Q0，K3=Q0。连接电路，CP端都接入手动控制的逻辑信号，手动检验符合功能要求。示波器检验：将Q3Q2Q1Q0的CP端都接入1024Hz脉冲，示波器波形如图所示。从上至下依次为CP、q3、Q2、Q］、Q0。最初波形不为理论波形，甚至没有波形或波形不稳定。在CP端前加入非门整流后得到理想的波形。2、用74LS74D触发器和74LS55与或非门设计一个脉冲分配器。通过卡诺图求出Da、Db、DC的表达式，如下图所示。da=xqb+xqcD厂XQc+畑Dc=XQa+XQb连接电路，CP端都接入手动控制的逻辑信号，手动检验符合功能要求。示波器检验：将ABC的CP端都接入1024Hz脉冲，示波器波形如下图所示。从上至下依次为CP、QC、Qb、Qa(X=1)。

自启动电路的设计原理：将QA、QB、QC连接三输入与门，再取非，当三输出全取1时输出无效，此时三输入与门输出1，取非为0，将取非结果连接QA、Qb、QC任意一个的置0端即可。则输出结果全置1的瞬间其中一位置0.当Qa、Qb、QC全输出0时输出亦无效。设计自启动前再次手动给予逻辑输入将变成1、1、1，然后再变成0、0、0，循环。设计自启动后，0、0、0变成1、1、1后重复上述结果。即自启动电路设计成功。实现电路如图所示

111312[0g8ACPoH17!=>74LS0C..Jur.>c 111312[0g8ACPoH17!=>74LS0C..Jur.>c ~lGXP五、实验心得本次实验接线复杂，逻辑门较多，遇到了很多困难，在一步步克服困难的时候我学到了很多。我通过本次实验加深了对于时序逻辑电路