模数与数模转换

模数与数模转换第一页，共五十八页，编辑于2023年，星期日

A/D与D/A接口

能够把模拟量转换为数字量的器件称为模数转换器（ADC）。

能够把数字量转换为模拟量的器件称为数模转换器（DAC）。

D/A与A/D转换是计算机用于工业控制等领域的一项重要技术，其在控制系统中的作用如下图所示。它主要由以下几个部件组成：

7.1模数转换芯片ADC0809第二页，共五十八页，编辑于2023年，星期日ADC0809电路连接图针对右图实现编程控制第三页，共五十八页，编辑于2023年，星期日学习导引硬件结构决定着程序设计，在程序设计时应该考虑的问题ADC0809的功能是什么？如何编程控制ADC0809？ADC0809实现模数转换的基本原理是什么？ADC0809的引脚功能是什么？ADC0809的内部结构？ADC0809的控制步骤？在掌握ADC0809编程控制的基本知识后，接下来呢如何确定ADC0809的端口地址？如何对ADC0809进行读写操作？第四页，共五十八页，编辑于2023年，星期日以应用简介ADC0809功能基本转换原理？第五页，共五十八页，编辑于2023年，星期日8位计数式A/D转换原理第六页，共五十八页，编辑于2023年，星期日逐次逼近式A/D转换原理（0809采用）第七页，共五十八页，编辑于2023年，星期日ADC主要有以下性能指标：

(1)．分辨率

分辨率表明了A/D转换器能够分辨最小的模拟信号的能力，即V/2n

(n为转换的数据宽度).分辨率仅表明了A/D转换器在理论上可以达到的精度。

(2)．转换精度

转换精度是A/D转换器实际输出值和理想输出值的误差,可用绝对精度或相对精度来表示。

绝对精度：绝对精度等于实际转换结果与理论转换结果之差，通常以数字量的最小有效位（LSB）的分数值来表示。

例如，±1LSB，±1/2LSB，±1/4LSB等。

相对精度：相对精度是绝对精度与模拟电压满量程的百分比.第八页，共五十八页，编辑于2023年，星期日(3)．转换时间

转换时间是指模拟信号输入启动转换到转换结束，输出达到最终值并稳定所经历的时间.

A/D转换芯片ADC0809

主要技术指标如下：

*分辨率：8位；

*转换方法：逐次逼近法；

*转换时间：100μs；

*输入模拟电压范围：8路模拟电压均为0～＋5V；

*电源电压：＋5V。第九页，共五十八页，编辑于2023年，星期日

图ADC0809引脚图

ADC0809的引脚第十页，共五十八页，编辑于2023年，星期日和CPU三总线相连的引脚

※D7～D0：8位数字量输出引脚。

※

ADDA、ADDB、ADDC：通道地址选择信号，其中，ADDA为低位，ADDC为高位。ADDC、ADDB、ADDA的111～000对应IN7～IN0。

※START：A/D转换启动信号。当START引脚出现一个宽度不小于100us的高电平时，使逐次逼近寄存器清0，并启动0809开始转换。

※ALE：地址锁存允许信号，当引脚出现一个宽度不小于100us的高电平时，锁存ADDA、ADDB、ADDC通道地址选择信号。

※OE：允许输出信号，当OE＝1时，打开0809内部的输出锁存器，把ADC的转换结果送往数据总线D0~D7。

※EOC：转换结束指示。该引脚在转换开始及转换中间均为低电平。转换结束后，EOC呈现高电平，该引脚可用于向CPU提出中断请求。第十一页，共五十八页，编辑于2023年，星期日其他引脚

※IN0～IN7：8路模拟输入，具体由ADDA、ADDB、ADDC三位地址编码选择其中的一路。

※VREF(+)、VREF（－）：二个参考电压输入引脚，通常参考电压从VREF(+)端引入，而VREF（－）与模拟地AGND相连。

当VREF(+)接＋5V时，输入电压范围为0V～＋5V。

※CLK：时钟输入信号，要求频率为10kHz～1.2MHz。典型值为640kHz）。

※GND：ADC的数字接地端。

第十二页，共五十八页，编辑于2023年，星期日ADC0809内部结构第十三页，共五十八页，编辑于2023年，星期日图ADC0809的时序图

ADC0809的一次转换分为以下4个阶段：

1，在ALE信号的作用下，地址引脚ADDC～ADDA上的信号被锁存。随后，由地址引脚选择的模拟信号被多路开关接通，进入ADC0809；

2，在启动脉冲START的作用下，A/D转换开始。第十四页，共五十八页，编辑于2023年，星期日3，转换完成后，ADC0809转换结束信号EOC由低电平变为高电平，该信号可以作为状态信号由CPU查询，也可以作为中断请求信号通知CPU一次A/D转换已经完成。

4，CPU在查询式I/O程序或中断服务程序中执行读ADC0809数据端口的指令，该指令经地址译码电路产生高电平，OE有效信号，打开输出三态缓冲器，转换结果通过系统数据总线进入CPU。图ADC0809的时序图第十五页，共五十八页，编辑于2023年，星期日构思：ADC0809电路连接ADC0809采取三总线方式与CPU相连ADC0809的数据线连接？ADC0809三根地址线的连接？ADC0809的控制线和状态线呢？必须使START引脚输入高电平才可以启动转换；必须使ALE引脚输入高电平才可以锁存地址信号，选中被转换的INn引脚。（注：这两个引脚可以被CPU同时控制）若想将转换数据传送到数据总线，从而进入到CPU，必须使OE引脚输入1（当然由CPU控制输入），该信号如何控制？EOC引脚如何使用？程序控制方式与EOC引脚有什么关联？ADC0809有片选信号么？如何确定0809的端口地址？ADC0809的其他引脚：CLK,REF+,REF-第十六页，共五十八页，编辑于2023年，星期日电路连接雏形第十七页，共五十八页，编辑于2023年，星期日设计：ADC0809硬件电路连接第十八页，共五十八页，编辑于2023年，星期日IN0_ADR EQU 300H ;11XXXXX000BDSEG SEGMENTRLT DB ?DSEG ENDSCSEG SEGMENT ASSUME DS:DSEG,CS:CSEGSTART: MOV AX,DSEG MOV DS,AX

MOV DX,IN0_ADR MOV AL,X ;写入什么数值无所谓 OUT DX,AL;关键是发出写操作，该操作会使START与ALE信号有效，锁定对IN0引脚输入并转换

CALL DELAY

MOV DX,IN0_ADR

IN AL,DX;

MOV RLT,AL MOV AX,4C00H INT 21HCSEG ENDS上例的控制程序

|

实现第十九页，共五十八页，编辑于2023年，星期日如何编程控制，启动两路转换第二十页，共五十八页，编辑于2023年，星期日与CPU的又一连接方案

ADC0809的接口设计需考虑的问题如下：

※ADDA、ADDB、ADDC三端可直接连接到CPU地址总线A0、A1、A2端，但此种方法占用的I/O口地址多。每一个模拟输入端对应一个口地址，8个模拟输入端占用8个口地址，对于微机系统外设资源的占用太多，因而一般ADDA、ADDB、ADDC分别接在数据总线的D0、D1、D2

端，通过数据线输出一个控制字作为模拟通道选择的控制信号。

※

ALE信号为启动ADC0809选择开关的控制信号，该控制信号可以和启动转换信号START同时有效。

第二十一页，共五十八页，编辑于2023年，星期日针对上一连接方案的硬件连线图第二十二页，共五十八页，编辑于2023年，星期日如果引入了中断，程序如何？第二十三页，共五十八页，编辑于2023年，星期日（4）．采样保持电路

采样/保持电路包括采样和保持两种状态。采样状态下电路输出跟随输入的模拟电压，保持状态下电路输出保持采样结束瞬间的模拟信号状态。

基本的采样/保持电路如图所示（下图），由状态控制开关、运算放大器A1、A2和保持电容C组成。

第二十四页，共五十八页，编辑于2023年，星期日实验要求将ADC单元中提供的0V—5V信号源作为ADC0809的模拟输入量，并将通过转换所得到的8位数字量显示在计算机屏幕上，显示形式为：“AD0809：IN0XX”第二十五页，共五十八页，编辑于2023年，星期日实验连线第二十六页，共五十八页，编辑于2023年，星期日AD0809 EQU 0A800H ;AD0809的端口地址为0A800DATA SEGMENTDTABLE DB “ADC0809:IN0$”

;在屏幕中显示AD0809:IN0xxDATA ENDSCODE SEGMENT ASSUME CS:CODE,DS:DATA MOV AX,DATA MOV DS,AX

第二十七页，共五十八页，编辑于2023年，星期日START: MOV DX,AD0809 OUT DX,AL ;启动AD0809转换过程

CALL DELAY MOV DX,AD0809 INAL，DX ;从AD0809读入转换的数据

CALL SHOW CALLDELAY MOV DL,0DH MOV AH,02H INT 21H ;输出回车字符，让光标回到行首

MOV AH,06H MOV DL,0FFH INT 21H JNE STOP;判断是否有键盘输入，如果有则退出

JMP STARTSTOP: MOV AX,4C00H INT 21H第二十八页，共五十八页，编辑于2023年，星期日DELAY PROC PUSH CX PUSH AX MOV CX,4000HOUTER: MOV AX,0600HINNER: DEC AX JNZ INNER LOOP OUTER POP AX POP CX RETDELAY ENDP

SHOW PROC

。。。;将字符串DTABLE的内容，以及转换过的数据（数据在AL中存放）显示出来

RETSHOW ENDP第二十九页，共五十八页，编辑于2023年，星期日若要理解D/A转换，必须理解运算放大器的应用

7.2数模转换芯片DAC0832第三十页，共五十八页，编辑于2023年，星期日

ri

大:几十k

几百k1.运放的特点：KCMRR很大

ro

小：几十几百

Ao

很大:1041072.运放符号：＋－u－u+uo－＋＋u－u+uoAo国际符号国内符号集成运算放大器理想运算放大器特点:(1)输入阻抗ri非常大

(2)输出阻抗ro很小

(3)开环放大倍数A0非常高第三十一页，共五十八页，编辑于2023年，星期日3.理想的集成运放重要特点：（1）虚短

在线性工作区，由于uo为有限值，对于理想运放AOd＝∞，因而净输入电压u＋－u－＝0。即u＋－u－＝0

此等式说明，运放的两个输入端虽然没有短路，却具有与短路相同的特征，这种情况称为两个输入端“虚短路”，简称“虚短”。（2）虚断

因为理想运放的输入电阻为无穷大，所以流入理想运放两个输入端的输入电流i＋＝i－＝0。此等式说明理想集成运放的两个输入端虽然没有断路，却具有与断路相同的特征，这种情况称为两个输入端“虚断路”，简称“虚断”。第三十二页，共五十八页，编辑于2023年，星期日运算放大器三种基本的电路形式：(1)反相比例运算放大器_++RFR1RPuiuoi1iFib-ib+虚地点i1=iF+

ib-=iF,ib-=0

ib+=0u+

=0

u－=u+=0平衡电阻(使输入端对地的静态电阻相等):RP=R1//RFF电压放大倍数:iF第三十三页，共五十八页，编辑于2023年，星期日_++RFR1RPuiuoi1i2ib-ib+例题1.R1=10k,RF=20k,ui=-1V。求:uo

，RP应为多大？Au=-（RF/R1）=-20/10=-2uo=Auui=(-2)(-1)=2VRP=R1//RF=10//20=6.7k第三十四页，共五十八页，编辑于2023年，星期日(2)同相比例运算放大器u-=u+=uiib+=0ib-=0_++RFRfRPuiuoiFifAu=1+RFRfiF=ifRP=Rf//RFFfFf)第三十五页，共五十八页，编辑于2023年，星期日_++RFRfRPuiuoiFif例题2.Rf=10k,RF=20k,ui=-1V。求:uo

，RP应为多大？uo=Auui=(3)(-1)=-3VRP=Rf//RF=10//20=6.7kAu=1+=1+20/10=3RFRf第三十六页，共五十八页，编辑于2023年，星期日(3)差动放大器_++R2R1R1ui2uoR2ui1ib+=0ib-=0ui2R2R1+R2u+=u-=u+u-=uoR1+ui1R2R1+R2uoR1+ui1R2R1+R2ui2R2R1+R2=第三十七页，共五十八页，编辑于2023年，星期日_++RFRfRPuiuoAu=1+RFRf当RF=0时,Au=1uo=ui(4)电压跟随器此电路是电压串联负反馈，输入电阻大，输出电阻小，在电路中作用与分离元件的射极输出器相同，但是电压跟随性能好。第三十八页，共五十八页，编辑于2023年，星期日(5)反相求和运算：_++RFR1R2ui2uoRPui1i1i2iF虚地uo=-(ui1

R1RF+ui2

R2RF)若R1=R2=R,

uo=-(ui1

R

RF+ui2

)取RP=R1//R2//RFuo_++RFR1RPuiib+=0ib-=0,i1+i2=iFui1

R1=ui2

R2+-uo

RF第三十九页，共五十八页，编辑于2023年，星期日(6)同相求和运算：Au=RFRf1+uo=Auu+=()(+)RFRf1+R2R1+R2ui1R1R1+R2ui2取R1//R2=RF//Rf当R1=R2

时,uo=()(ui1+ui2)RFRf1+12RfRF++u

i1uoR1R2ui2-u+_++RFRfRPuiuo第四十页，共五十八页，编辑于2023年，星期日3.理想的集成运放重要特点：（1）虚短

在线性工作区，由于uo为有限值，对于理想运放AOd＝∞，因而净输入电压u＋－u－＝0。即u＋－u－＝0

此等式说明，运放的两个输入端虽然没有短路，却具有与短路相同的特征，这种情况称为两个输入端“虚短路”，简称“虚短”。（2）虚断

因为理想运放的输入电阻为无穷大，所以流入理想运放两个输入端的输入电流i＋＝i－＝0。此等式说明理想集成运放的两个输入端虽然没有断路，却具有与断路相同的特征，这种情况称为两个输入端“虚断路”，简称“虚断”。第四十一页，共五十八页，编辑于2023年，星期日D/A转换器的工作原理

D/A转换器的作用是把二进制数字量转换成相应的模拟量。实现数/模（D/A）转换的方法比较多，这里介绍其中的两种。

1．权电阻DAC

下图是权电阻D/A转换的典型电路。电路由权电阻、位切换开关、反馈电阻和运算放大器组成。

权电阻DAC虽然简单、直观，但当输入的二进制位数比较多时，各个权电阻的阻值相差太大，也难以保证制造精度。第四十二页，共五十八页，编辑于2023年，星期日第四十三页，共五十八页，编辑于2023年，星期日

2．T型电阻网络DAC

实际应用的D/A转换器，普遍采用T型电阻网络，其结构如下图所示。

T型电阻网络整个系统的电阻仅由R和2R两种电阻组成，实现简单，应用广泛。第四十四页，共五十八页，编辑于2023年，星期日二、倒T型电阻网络D/A转换器1.原理：电阻网络特点：模拟开关Si不论接何位置，都相当于接地。任意节点向左看的等效电阻皆为R。公式推导第四十五页，共五十八页，编辑于2023年，星期日倒T型第四十六页，共五十八页，编辑于2023年，星期日3．D/A转换器的性能参数

（1）分辨率

这个参数反映了D/A转换器对模拟量的分辨能力，是最小输出电压（对应的输入数字量只有D0位为1）与最大输出电压（对应的输入数字量所有位全为1）之比。

（2）转换精度

转换精度表明了模拟输出实际值与理想值之间的偏差。精度可分为绝对精度和相对精度。它通常用±零点几LSB（最低有效位）表示，或用满刻度的±百分之几表示。

D/A转换器的转换精度与D/A转换器本身的芯片结构和外接电路的配置有关，外接运算放大器、参考电源等都可影响D/A转换器的精度。

（3）建立时间

建立时间是指从数字输入端发生变化开始，到输出模拟值稳定在额定值的±1/2LSB时所需的时间。它是表明D/A转换速度的一个重要参数。

第四十七页，共五十八页，编辑于2023年，星期日4．D/A转换器0832

0832特点：

（1）分辨率为8位；

（2）转换精度≤±0.2%FSR

（3）电流稳定时间1μs；

（4）可单、双缓冲数据输入或直接数据输入；

（5）单一电源供电（＋5～＋15V）；

（6）低功耗（20mW）。

第四十八页，共五十八页，编辑于2023年，星期日

第四十九页，共五十八页，编辑于2023年，星期日4．D/A转换器0832

与CPU相连引脚

DI7~DI0:8位数字量输入数据线，DI7为最高位。

CS：片选信号，低电平有效。

ILE：数据寄存器允许，高电平有效。

WR1：输入寄存器写选通信号,低电平有效.

WR2：DAC寄存器写选通信号，低电平有效.WR2与XFER同时有效时将输入寄存器的数据装入DAC寄存。

XFER

：数据传送信号，低电平有效。

第五十页，共五十八页，编辑于2023年，星期日其他引脚

Iout1：输出电流1，与数字量的大小成正比。

Iout2：输出电流2，（Iout1+Iout2=常数）。

Rfb：反馈电阻输入引脚，反馈电阻在芯片内部，可与运算放大器的输出直接相连。

VREF：基准电源输入引脚。

Vcc：电源输入引脚，电压范围为＋5V～＋15V。

AGND：模拟地。

DGND：数字地。

第五十一页，共五十八页，编辑于2023年，星期日DAC0832的内部结构第五十二页，共五十八页，编辑于2023年，星期日DAC0832由8位输入寄存器、8位DAC寄存器和8位D/A变换器构成。

由于有两个寄存器，可以进行两次缓冲操作。

转换输出的结果为与输入数字量大小成正比的模拟电流信号。第五十三页，共五十八页，编辑于2023年，星期日4．DAC0832的工作方式

DAC0832在不同信号组合的控制之下可实现直通、单缓冲和双缓冲三种工作方式。

（1）直通方式：当ILE＝1,CS＝0，WR1＝0，WR2＝0，XFER＝0时，有LE1＝1和LE2＝1，输入寄存器和DAC寄存器的输出均随输入的变化而变化，对CPU送来的数据不进行缓冲，而是直接送到DAC转换器进行转换。

（2）单缓冲方式：当WR2＝0，XFER＝0，ILE＝1时，DAC寄存器为直通。CS、WR1有效之后，输入寄存器也处于直通状态，但当WR1由低电平变为高电平时，会有LE1＝0，此时输入数据被锁存到输入寄存器中，输入寄存器的输出不再随外部数据的变化而变化。这样就进行了一级缓冲。

另一方面，也可以使输入寄存器为直通，而DAC寄存器为选通，也可以实现一级缓冲。这时的设置为：CS＝0，WR1＝0,ILE＝1.片选信号及写操作负脉冲从WR2和XFER输入。

第五十四页，共五十八页，编辑于2023年，星期日