数字电路康华光逻辑门电路详解演示文稿

数字电路康华光逻辑门电路详解演示文稿本文档共91页；当前第1页；编辑于星期三\8点9分（优选）数字电路康华光逻辑门电路本文档共91页；当前第2页；编辑于星期三\8点9分3.1MOS逻辑门3.1.1数字集成电路简介3.1.2逻辑门的一般特性3.1.3MOS开关及其等效电路3.1.4CMOS反相器3.1.5CMOS逻辑门电路3.1.6CMOS漏极开路门和三态输出门电路3.1.7CMOS传输门3.1.8CMOS逻辑门电路的技术参数本文档共91页；当前第3页；编辑于星期三\8点9分概述:TTL电路问世几十年来，经过电路结构的不断改进和集成工艺的逐步完善，至今仍广泛应用，几乎占据着数字集成电路领域的半壁江山。把若干个有源器件和无源器件及其连线，按照一定的功能要求，制做在同一块半导体芯片上，这样的产品叫集成电路。若它完成的功能是逻辑功能或数字功能，则称为逻辑集成电路或数字集成电路。最简单的数字集成电路是集成逻辑门。集成逻辑门，按照其组成的有源器件的不同可分为两大类：一类是双极性晶体管逻辑门；另一类是单极性绝缘栅场效应管逻辑门，简称MOS门。双极性晶体管逻辑门主要有TTL门(晶体管-晶体管逻辑门)、ECL门(射极耦合逻辑门)和IIL门(集成注入逻辑门)等。单极性MOS门主要有PMOS门(P沟道增强型MOS管构成的逻辑门)、NMOS门(N沟道增强型MOS管构成的逻辑门)和CMOS门(利用PMOS管和NMOS管构成的互补电路构成的门电路，故又叫做互补MOS门。3.1.1数字集成电路简介本文档共91页；当前第4页；编辑于星期三\8点9分1、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。2、逻辑门电路的分类二极管门电路三极管门电路TTL门电路MOS门电路PMOS门CMOS门逻辑门电路分立门电路集成门电路NMOS门本文档共91页；当前第5页；编辑于星期三\8点9分

根据制造工艺不同可分为单极型和双极型两大类。门电路中晶体管均工作在开关状态。首先介绍晶体管和场效应管的开关特性。然后介绍两类门电路。注意：各种门电路的工作原理，只要求一般掌握；而各种门电路的外部特性和应用是要求重点。当代门电路（所有数字电路）均已集成化。本文档共91页；当前第6页；编辑于星期三\8点9分1.CMOS集成电路:广泛应用于超大规模、甚大规模集成电路4000系列74HC74HCT74VHC74VHCT速度慢与TTL不兼容抗干扰功耗低74LVC74VAUC速度加快与TTL兼容负载能力强抗干扰功耗低速度两倍于74HC与TTL兼容负载能力强抗干扰功耗低低(超低)电压速度更加快与TTL兼容负载能力强抗干扰功耗低

74系列74LS系列74AS系列74ALS2.TTL集成电路:广泛应用于中大规模集成电路本文档共91页；当前第7页；编辑于星期三\8点9分3.1.2逻辑门电路的一般特性1.输入和输出的高、低电平2.噪声容限3.传输延迟时间4.功耗5.延时功耗积6.扇入与扇出数本文档共91页；当前第8页；编辑于星期三\8点9分9正逻辑：高电平表示1，低电平表示0负逻辑：高电平表示0，低电平表示11.输入和输出的高、低电平门电路中以高/低电平表示逻辑状态的1、0。

而高/低电平都允许有一定的变化范围。如74HC系列CMOS逻辑电路中，输入电压在范围对应高电平逻辑1，而0V-1.5V范围对应低电平逻辑0。本文档共91页；当前第9页；编辑于星期三\8点9分

vO

vI

驱动门G1

负载门G2

1

1

输出高电平的下限值

VOH(min)输入低电平的上限值VIL(max)输入高电平的下限值VIL(min)输出低电平的上限值

VOH(max)输出高电平+VDD

VOH(min)VOL(max)

0

G1门vO范围

vO

输出低电平

输入高电平VIH(min)

VIL(max)

+VDD

0

G2门vI范围

输入低电平

vI

不同系列的集成电路，输入和输出为逻辑1或0所对应的电压范围也不同。一般厂家在数据手册中都给出如下4种逻辑电平参数：本文档共91页；当前第10页；编辑于星期三\8点9分VNH

—当前级门输出高电平的最小值时允许负向噪声电压的最大值。负载门输入高电平时的噪声容限：VNL—当前级门输出低电平的最大值时允许正向噪声电压的最大值负载门输入低电平时的噪声容限：2.

噪声容限VNH=VOH(min)－VIH(min)

VNL=VIL(max)－VOL(max)在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力

1

驱动门

vo

1

负载门

vI

噪声

本文档共91页；当前第11页；编辑于星期三\8点9分类型参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.93.传输延迟时间传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。CMOS电路传输延迟时间

tPHL

输出

50%

90%

50%

10%

tPLH

tf

tr

输入

50%

50%

10%

90%

本文档共91页；当前第12页；编辑于星期三\8点9分4.功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流ID与电源电压VDD的乘积。5.延时功耗积是速度功耗综合性的指标.延时功耗积，用符号DP表示 扇入数：取决于逻辑门的输入端的个数。6.扇入与扇出数动态功耗：指的是电路在输出状态转换时的功耗，对于TTL门电路来说，静态功耗是主要的。CMOS电路的静态功耗非常低，CMOS门电路有动态功耗本文档共91页；当前第13页；编辑于星期三\8点9分扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。（a)带拉电流负载当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。 高电平扇出数:IOH:驱动门的输出端为高电平电流IIH:负载门的输入电流为。负载门的输入电流本文档共91页；当前第14页；编辑于星期三\8点9分(b)带灌电流负载IOL

：驱动门的输出端为低电平电流 IIL：负载门输入端电流之和

当驱动门输出低电平时，负载电流IOL流入驱动门，它是负载门输入端电流IIL之和。当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起输出低电压VOL的升高。故当输出为低电平，并且保证不超过输出低电平的上限值时，驱动门所能驱动同类门的个数为：本文档共91页；当前第15页；编辑于星期三\8点9分电路类型电源电压/V传输延迟时间/ns静态功耗/mW功耗－延迟积/mW-ns直流噪声容限输出逻辑摆幅/VVNL/VVNH/VTTLCT54/74＋510151501.22.23.5CT54LS/74LS＋57.52150.40.53.5HTL＋158530255077.513ECLCE10K系列－5.2225500.1550.1250.8CE100K系列－4.50.7540300.1350.1300.8CMOSVDD=5V＋5455×10－3225×10－32.23.45VDD=15V＋151215×10－3180×10－36.59.015高速CMOS＋581×10－38×10－31.01.55

各类数字集成电路主要性能参数的比较本文档共91页；当前第16页；编辑于星期三\8点9分

MOS开关及其等效电路：MOS管工作在可变电阻区，输出低电平:MOS管截止，输出高电平（1）当υI

<VT（2）当υI

>VT（a）N沟道MOS管开关电路（b）N沟道MOS管的输出特性曲线：iD=f(VDS)对应不同的VGS下的一组曲线。Vi=VGs.Vo=VDs漏极d栅极g源极s开启电压（阀值电压）：开始形成沟道时的栅极电压。Vo（Vds）与iD（漏极和源极之间的电流）之间的关系直流负载线：VGS<VT，iD=0,:iD基本上由VGS决定，与VDS关系不大:当VDS较低（近似为0）,VGS一定时,

这个电阻受VGS控制、可变。(恒流区)1.MOS管的开关作用本文档共91页；当前第17页；编辑于星期三\8点9分故：MOS管D-S间相当于一个由VI（vGS）控制的无触点开关。MOS管工作在可变电阻区，相当于开关“闭合”，输出为低电平。MOS管截止，相当于开关“断开”，输出为高电平。a.当输入为低电平时：b.当输入为高电平时：MOS管输入波形MOS管输出波形2.MOS管的开关特性见右图：由于MOS管的中电容的存在，使其在导通和闭合两状态间转换时，会受到电容充放电过程的影响。故输出电压的波形与输入端的理想波形已不一样。（上下沿变缓；滞后）本文档共91页；当前第18页；编辑于星期三\8点9分N沟道管开启电压VGS(th)N记为VTN;P沟道管开启电压VGS(th)P记为VTP;要求满足VDDVTN+|VTP|;输入低电平为0V；高电平为VDD;（1）输入为低电平0V时；T2截止；T1导通。iD=0，=VDD;（2）输入为高电平VDD时；T1截止；T2导通。iD=0，=0V;结论：输入与输出间是逻辑非关系。3.1.4CMOS反相器由N沟道和P沟道两种MOSFET组成的电路称为互补MOS或CMOS电路。TPTN栅极接在一起漏极接在一起本文档共91页；当前第19页；编辑于星期三\8点9分

特点：静态功耗近似为0；电源电压可在很宽的范围内选取。

在正常工作状态，T1与T2轮流导通，即所谓互补状态。CC4000系列CMOS电路的VDD可在3－18V之间选取。本文档共91页；当前第20页；编辑于星期三\8点9分1.工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0V0V-10V截止导通10V10V10V0V导通截止0VVTN=2VVTP=-2V逻辑图逻辑表达式vi(A)0vO(L)1逻辑真值表10本文档共91页；当前第21页；编辑于星期三\8点9分P沟道MOS管输出特性曲线坐标变换输入高电平时的工作情况输入低电平时的工作情况作图分析：TP为负载管时：本文档共91页；当前第22页；编辑于星期三\8点9分电压传输特性2.电压传输特性和电流传输特性T2截止，T1导通。T1截止，T2导通总有一只MOS管截止，故iD接近0值总有一个MOS管工作在饱和区，另一个管工作在可变电阻区。故iD较大功耗大阈值电压阈值电压为VDD的一半，特性对称特点：转折区变化率大，特性更接近理想开关。输入电压为VDD/2时，iD较大，因此不应使其长期工作在CD段。

在动态情况下，电路的状态会通过BE段，使动态功耗不为0；而且输入信号频率越高，动态功耗也越大，这成为限制电路扇出系数的主要因素。本文档共91页；当前第23页；编辑于星期三\8点9分3.CMOS反相器的工作速度

CMOS反相器用于驱动其他MOS器件时，带电容负载。负载电容充电

由于电路具有互补对称的性质，它的开通时间（充电过程）与关闭时间（放电过程）是相等的。平均延迟时间：10ns。本文档共91页；当前第24页；编辑于星期三\8点9分A

BTN1TP1

TN2TP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通11101.CMOS与非门vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&(a)电路结构(b)工作原理VTN=2VVTP=-2V0V10V3.1.5CMOS逻辑门特点：N沟道管串联、P沟道管并联。L=AB本文档共91页；当前第25页；编辑于星期三\8点9分2.CMOS或非门+VDD+10VTP1TN1TN2TP2ABLA

BTN1TP1TN2TP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通1000AB≥10V10VVTN=2VVTP=-2VN输入的与(或)非门的电路的结构?输入端增加有什么问题?特点：N沟道管并联、P沟道管串联。本文档共91页；当前第26页；编辑于星期三\8点9分3.异或门电路=A⊙B本文档共91页；当前第27页；编辑于星期三\8点9分4.输入保护电路和缓冲电路CMOS逻辑门通常要接输入、输出保护电路和缓冲电路，以规范电路的输入和输出逻辑电平。即采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。二极管保护电路静电保护二极管本文档共91页；当前第28页；编辑于星期三\8点9分（1）输入端保护电路:(1)0<vA<VDD+vDF(2)vA

>

VDD+vDF

二极管导通电压：vDF(3)vA

<

-

vDF

当输入电压不在正常电压范围时,二极管导通，限制了电容两端电压的增加,保护了输入电路。D1、D2截止D1导通,D2截止vG

=

VDD+vDFD2导通,D1截止vG=

-

vDFRS和MOS管的栅极电容组成积分网络，使输入信号的过冲电压延迟且衰减后到栅极。

D2---分布式二极管(iD大)MOS管的栅极电位本文档共91页；当前第29页；编辑于星期三\8点9分（2）CMOS逻辑门的缓冲电路

输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。或非门增加了缓冲器后的逻辑功能为与非功能。基本逻辑电路输出缓冲电路输入缓冲电路（或非门）本文档共91页；当前第30页；编辑于星期三\8点9分1.CMOS漏极开路门（1）CMOS漏极开路门的提出

线与是指具有高阻输出的器件（各类门电路），直接连接，自动完成“与”逻辑的功能的连接方式。即“输出短接”。线与在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。这一问题可以采用漏极开路（OD）门来解决。

漏极开路是指CMOS门输出电路只有NMOS管，且其漏极是开路的。

3.1.6CMOS漏极开路（OD）门和三态输出门电路+VDDTN1TN2AB+VDDAB01注：普通CMOS门不能接成“线与”形式。低阻通路本文档共91页；当前第31页；编辑于星期三\8点9分（2）漏极开路门的结构与逻辑符号(c)可以实现线与功能;+VDDVSSTP1TN1TP2TN2ABL电路逻辑符号(b)与非逻辑不变漏极开路门输出连接(a)工作时必须外接电源和电阻;漏极开路的符号漏极开路输出本文档共91页；当前第32页；编辑于星期三\8点9分(3)上拉电阻对OD门动态性能的影响Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max）

。电路带电容负载10CLRp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。本文档共91页；当前第33页；编辑于星期三\8点9分

最不利的情况：只有一个OD门导通，输出为低电平；其他门截止，输出为高电平时，负载电流将全部流向导通的OD门。110

为保证低电平输出OD门的输出电流不能超过允许的最大值IOL(max)且VO=VOL(max），RP不能太小（此时RP起限流作用）。(a)当VO=VOL+VDDIILRP&&&&n…&m&…kIIL（total)IOL（max)流过RP的电流（4）上拉电阻的计算本文档共91页；当前第34页；编辑于星期三\8点9分(b)当VO=VOH+VDDRP&&&&n…&m&…111IIH（total)I0Z（total)

当所有OD门输出均为高电平时，为使得高电平不低于规定的VOH的最小值，则Rp的选择不能过大。故Rp的最大值Rp(max)：

全部负载门输入高电平时的输入电流总和全部驱动门输出高电平时的漏电流总和实际上，RP的值选在RP(min)和RP(max)之间。若要速度快，选RP接近RP（min)的标准值；若要电路功耗小，则选RP接近RP(max)的标准值。本文档共91页；当前第35页；编辑于星期三\8点9分2.三态（TSL）输出门电路

利用OD门虽然可以实现线与的功能，但外接电阻的选择要受到一定的限制而不能取的太小，因此影响了工作速度。并且它省去了有源负载，使得带负载能力下降。为保持推拉式输出级的优点，又能作线与连接，人们又开发了三态输出门电路。其输出除了具有一般门的高、低电平两态外，还有高阻抗的第三状态，称为高阻态或禁止态。本文档共91页；当前第36页；编辑于星期三\8点9分10011截止导通111高阻

×0

输出L输入A使能EN001100截止导通010截止截止X1该电路的逻辑功能：高电平有效的同相逻辑门。除此之外，还有其他形式的电路结构。01

普通门的输出只有两种状态——逻辑0和逻辑1，这两种状态都是低阻输出。三态逻辑(TSL)输出门除了具有这两个状态外，还具有高阻输出的第三状态(或称禁止状态)，这时输出端相当于悬空。如下图：或非门本文档共91页；当前第37页；编辑于星期三\8点9分3.1.7CMOS传输门(双向模拟开关)1.CMOS传输门电路电路逻辑符号υI

/υOυo/υIC等效电路CMOS传输门由一个P沟道和一个N沟道增强型MOSFET并联而成（如下图）。由于TN和TP是对称结构的器件，它们的漏极和源极是可互换的，因而传输门的输入和输出端可以互换使用，即为双向器件。栅极控制电压为互补信号DSDS本文档共91页；当前第38页；编辑于星期三\8点9分2、CMOS传输门电路的工作原理

设TP:|VTP|=2V，TN:VTN=2VI的变化范围为－5V到+5V。

5V+5V5V到+5VGSN<VTN,TN截止GSP=5V(-5V到+5V)=(10到0)V开关断开，不能转送信号GSN=-5V(－5V到+5V)=(0到-10)VGSP>0,TP截止1）当c=0，c=1时c=0=-5V，c

=1=+5V本文档共91页；当前第39页；编辑于星期三\8点9分

C

TP

vO/vI

vI/vO

+5V

–5V

TN

C

+5V5VGSP=5V

(－3V~+5V)=2V~10VGSN=5V(－5V~+3V)=(10~2)Vb、I=3V~5VGSN>VTN,TN导通a、I=5V~3VTN导通，TP导通GSP>|VT|,TP导通C、I=3V~3V2）当c=1，c=0时本文档共91页；当前第40页；编辑于星期三\8点9分传输门组成的数据选择器C=0TG1导通,TG2断开

L=XTG2导通,TG1断开

L=YC=1传输门的应用本文档共91页；当前第41页；编辑于星期三\8点9分CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过TTL器件的水平。CMOS器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加。参数系列传输延迟时间tpd/ns(CL=15pF)功耗(mW)延时功耗积(pJ)4000B751(1MHz)10574HC101.5(1MHz)1574HCT131(1MHz)13BiCMOS2.90.0003~7.50.00087~223.1.8CMOS逻辑门电路的技术参数CMOS门电路各系列的性能比较本文档共91页；当前第42页；编辑于星期三\8点9分3.2TTL逻辑门3.2.1BJT的开关特性3.2.2基本BJT反相器的动态特性3.2.3TTL反相器的基本电路3.2.4TTL逻辑门电路3.2.5集电极开路门和三态门3.2.6BiMOS门电路本文档共91页；当前第43页；编辑于星期三\8点9分3.2.1

BJT的开关特性iB0，iC0，vO＝VCE≈VCC，c、e极之间近似于开路,vI=0V时:iB0，iC0，vO＝VCE≈0.2V，c、e极之间近似于短路,vI=5V时:本文档共91页；当前第44页；编辑于星期三\8点9分iC＝ICS≈很小，约为数百欧，相当于开关闭合可变

很大，约为数百千欧，相当于开关断开c、e间等效内阻VCES≈0.2~0.3VVCE＝VCC－iCRcVCEO≈VCC管压降

且不随iB增加而增加ic

≈iBiC≈0集电极电流

发射结和集电结均为正偏

发射结正偏，集电结反偏

发射结和集电结均为反偏偏置情况工作特点iB>iB≈0条件饱和放大截止工作状态1.

BJT的开关条件0<iB<本文档共91页；当前第45页；编辑于星期三\8点9分2.BJT的开关时间从截止到导通开通时间ton(=td+tr)从导通到截止关闭时间toff(=ts+tf)BJT饱和与截止两种状态的相互转换需要一定的时间才能完成。本文档共91页；当前第46页；编辑于星期三\8点9分

CL的充、放电过程均需经历一定的时间，必然会增加输出电压O波形的上升时间和下降时间，导致基本的BJT反相器的开关速度不高。基本BJT反相器的动态性能若带电容负载故需设计有较快开关速度的实用型TTL门电路。

本文档共91页；当前第47页；编辑于星期三\8点9分输出级T3、D、T4和Rc4构成推拉式的输出级。用于提高开关速度和带负载能力。中间级T2和电阻Rc2、Re2组成，从T2的集电结和发射极同时输出两个相位相反的信号，作为T3和T4输出级的驱动信号；

Rb1

4kW

Rc2

1.6kW

Rc4

130W

T4

D

T2

T1

+

–

vI

T3

+

–

vO

负载

Re2

1KW

VCC(5V)

输入级

中间级输出级

3.2.3TTL反相器的基本电路1.电路组成输入级T1和电阻Rb1组成。用于提高电路的开关速度本文档共91页；当前第48页；编辑于星期三\8点9分2.TTL反相器的工作原理（逻辑关系、性能改善）

（1）当输入为低电平（I

=0.2V）T1深度饱和截止导通导通截止饱和低电平T4D4T3T2T1输入高电平输出T2、

T3截止，T4、D导通本文档共91页；当前第49页；编辑于星期三\8点9分（2）当输入为高电平（I=3.6V）T2、T3饱和导通T1:倒置的放大状态。T4和D截止。使输出为低电平.vO=vC3=VCES3=0.2V本文档共91页；当前第50页；编辑于星期三\8点9分输入A输出L0110逻辑真值表

逻辑表达式

L=A

饱和截止T4低电平截止截止饱和倒置工作高电平高电平导通导通截止饱和低电平输出D4T3T2T1输入本文档共91页；当前第51页；编辑于星期三\8点9分（3）采用输入级以提高工作速度

当TTL反相器I由3.6V变0.2V的瞬间

T2、T3管的状态变化滞后于T1管，仍处于导通状态。T1管Je正偏、Jc反偏，T1工作在放大状态。T1管射极电流（1+1）

iB1很快地从T2的基区抽走多余的存储电荷,从而加速了输出由低电平到高电平的转换。本文档共91页；当前第52页；编辑于星期三\8点9分（4）采用推拉式输出级以提高开关速度和带负载能力当O=0.2V时当输出为低电平时，T4截止，T3饱和导通，其饱和电流全部用来驱动负载a)带负载能力本文档共91页；当前第53页；编辑于星期三\8点9分当O=3.6V时O由低到高电平跳变的瞬间，CL充电，其时间常数很小使输出波形上升沿陡直。而当O由高变低后，CL很快放电，输出波形的下降沿也很好。T3截止，T4组成的电压跟随器的输出电阻很小，输出高电平稳定，带负载能力也较强。输出端接负载电容CL时，b)输出级对提高开关速度的作用本文档共91页；当前第54页；编辑于星期三\8点9分1.TTL与非门电路多发射极BJT

T1e

e

bc

eeb

cA&

BAL=B3.2.4

TTL逻辑门电路本文档共91页；当前第55页；编辑于星期三\8点9分TTL与非门电路的工作原理

任一输入端为低电平时:TTL与非门各级工作状态IT1T2T4T5O输入全为高电平(3.6V)倒置使用的放大状态饱和截止饱和低电平（0.2V）输入有低电平(0.2V)深饱和截止放大截止高电平（3.6V）当全部输入端为高电平时：

输出低电平

输出高电平本文档共91页；当前第56页；编辑于星期三\8点9分2.TTL或非门

若A、B中有一个为高电平:若A、B均为低电平:T2A和T2B均将截止，T3截止。T4和D饱和，输出为高电平。T2A或T2B将饱和，T3饱和，T4截止，输出为低电平。逻辑表达式本文档共91页；当前第57页；编辑于星期三\8点9分vOHvOL输出为低电平的逻辑门输出级的损坏3.2.5集电极开路门和三态门电路1.集电极开路门电路本文档共91页；当前第58页；编辑于星期三\8点9分a）集电极开路与非门电路b）使用时的外电路连接C）逻辑功能L=ABOC门输出端连接实现线与VCC本文档共91页；当前第59页；编辑于星期三\8点9分2.三态与非门(TSL)

当CS=3.6V时CS数据输入端输出端LAB10010111011100三态与非门真值表本文档共91页；当前第60页；编辑于星期三\8点9分当CS=0.2V时CS数据输入端输出端LAB10010111011100××高阻高电平使能==高阻状态与非逻辑

ZL

ABLCS=0____CS=1真值表逻辑符号ABCS

&

L

EN本文档共91页；当前第61页；编辑于星期三\8点9分特点:功耗低、速度快、驱动力强3.2.6BiCMOS门电路I为高电平:MN、M1和T2导通，MP、M2和T1截止，输出O为低电平。工作原理:M1的导通,迅速拉走T1的基区存储电荷;M2截止,MN的输出电流全部作为T2管的驱动电流,M1、

M2加快输出状态的转换本文档共91页；当前第62页；编辑于星期三\8点9分I为低电平:MP、M2和T1导通，MN、M1和T2截止，输出O为高电平。T2基区的存储电荷通过M2而消散。

M1、M2加快输出状态的转换电路的开关速度可得到改善M1截止，MP的输出电流全部作为T1的驱动电流。本文档共91页；当前第63页；编辑于星期三\8点9分3.3射极耦合逻辑门电路（略）3.4砷化镓逻辑门电路（略）本文档共91页；当前第64页；编辑于星期三\8点9分3.5.1正负逻辑问题3.5逻辑描述中的几个问题3.5.2基本逻辑门的等效符号及其应用本文档共91页；当前第65页；编辑于星期三\8点9分3.5.1正负逻辑问题1.正负逻辑的规定

01

10正逻辑负逻辑3.5逻辑描述中的几个问题正逻辑体制:将高电平用逻辑1表示，低电平用逻辑0表示负逻辑体制:将高电平用逻辑0表示，低电平用逻辑1表示本文档共91页；当前第66页；编辑于星期三\8点9分

A

B

L

1

1

0

1

0

0

0

1

0

0

0

1

___与非门A

B

L

0

0

1

0

1

1

1

0

1

1

1

0

某电路输入与输出电平表A

B

L

L

L

H

L

H

H

H

L

H

H

H

L

采用正逻辑___或非门采用负逻辑与非

或非负逻辑

正逻辑2.

正负逻辑等效变换

与

或非

非本文档共91页；当前第67页；编辑于星期三\8点9分3.5.2基本逻辑门电路的等效符号及其应用1、基本逻辑门电路的等效符号与非门及其等效符号系统输入信号中，有的是高电平有效，有的是低电平有效。低电平有效，输入端加小圆圈；高电平有效，输入端不加小圆圈。本文档共91页；当前第68页；编辑于星期三\8点9分或非门及其等效符号本文档共91页；当前第69页；编辑于星期三\8点9分本文档共91页；当前第70页；编辑于星期三\8点9分

2.逻辑门等效符号的应用利用逻辑门等效符号，可实现对逻辑电路进行变换，以简化电路，能减少实现电路的门的种类。本文档共91页；当前第71页；编辑于星期三\8点9分

控制电路3.逻辑门等效符号强调低电平有效L=0下图是一个可以控制数据传输的电路。允许信号请求信号输入、输出均为低有效的与门实际是或门的等效符号，在此用等效符号是为了强调低电平有效有效输出信号有效输入信号本文档共91页；当前第72页；编辑于星期三\8点9分如RE、AL都要求高电平有效，EN高电平有效如RE、AL都要求低电平有效，EN高电平有效如RE、AL都要求高电平有效，EN低电平有效可用或非门实现本文档共91页；当前第73页；编辑于星期三\8点9分3.6

逻辑门电路使用中的几个实际问题3.6.1各种门电路之间的接口问题3.6.2门电路带负载时的接口问题

使用数字集成电路的注意事项本文档共91页；当前第74页；编辑于星期三\8点9分1)驱动器件的输出电压必须处在负载器件所要求的输入电压范围，包括高、低电压值（属于电压兼容性的问题）。在数字电路或系统的设计中，往往将TTL和CMOS两种器件混合使用，以满足工作速度或者功耗指标的要求。由于每种器件的电压和电流参数各不相同，因而在这两种器件连接时，要满足驱动器件和负载器件以下两个条件：

2)驱动器件必须对负载器件提供足够大的拉电流和灌电流（属于门电路的扇出数问题）；

各种门电路之间的接口问题1.驱动器件和负载器件连接时要满足的两个条件本文档共91页；当前第75页；编辑于星期三\8点9分vOvI驱动门

负载门1

1

VOH(min)vO

VOL(max)

vI

VIH(min)VIL(max)

1)负载器件所要求的输入电压VOH(min)≥VIH(min)VOL(max)≤VIL(max)本文档共91页；当前第76页；编辑于星期三\8点9分灌电流IILIOLIIL拉电流IIHIOHIIH10111…1n个01110…1n个2)对负载器件提供足够大的拉电流和灌电流

IOH(max)≥IIH(total)IOL(max)≥IIL(total)本文档共91页；当前第77页；编辑于星期三\8点9分驱动电路必须能为负载电路提供足够的驱动电流

驱动电路负载电路1、）VOH(min)≥VIH(min)2、）VOL(max)≤VIL(max)4、）IOL(max)≥IIL(total)驱动电路必须能为负载电路提供合乎相应标准的高、低电平IOH(max)≥IIH(total)3、）结论：本文档共91页；当前第78页；编辑于星期三\8点9分2、CMOS门驱动TTL门VOH（min)=4.9VVOL(max)=0.1VTTL门（74系列）：VIH(min)=2VVIL(max)=0.8VIOH（max)=-0.51mAIIH（max)=20AVOH(min)≥VIH(min)VOL(max)≤VIL(max)带拉电流负载输出、输入电压带灌电流负载?CMOS门(4000系列）：IOL（max)=0.51mAIIL（max)=-0.4mA，IOH(max)≥IIH(total)本文档共91页；当前第79页；编辑于星期三\8点9分例用一个74HC00与非门电路驱动一个74系列TTL反相器和六个74LS系列逻辑门电路。试验算此时的CMOS门电路是否过载？VOH（min)=3.84V，VOL(max)=0.33VIOH（max)=-4mAIOL（max)=4mA74HC00：IIH（max)=004mAIIL（max)=1.6mA74系列：VIH（min)=2V，VIL(max)=0.8V&111…CMOS门74系列74LS系列74LS系列IIL（max)=-0.4mA，IIH（max)=0.02mA，VOH(min)≥VIH(min)VOL(max)≤VIL(max)本文档共91页；当前第80页；编辑于星期三\8点9分总的输入电流IIL(total)=1.6mA+60.4mA=4mA灌电流情况

拉电流情况74HC00:IOH(max)=4mA74系列反相器:IIH(max)=0.04mA74LS门：IIH(max)=0.02mA总的输入电流IIH(total)=0.04mA+60.02mA=0.16mA

74HC00:IOL(max)=4mA74系列反相器:IIL(max)=1.6mA74LS门：IIL(max)=0.4mA驱动电路能为负载电路提供足够的驱动电流&111…CMOS门74系列74LS系列

故CMOS驱动TTL门电路未过载。但灌电流时刚满足条件，而在实际设计中要考虑留出一定的余量，即需要增加带灌电流的能力。可在CMOS门后加一个TTL系列的同相缓冲器（因其IOL(max)比CMOS的IOL(max)

大的多）作驱动器。本文档共91页；当前第81页；编辑于星期三\8点9分3.TTL门驱动CMOS门(如74HC）VOH(min)=2.7V

VIH(min)为