数字电子技术第二章逻辑门电路

§2-1概述

门电路

正、负逻辑1本文档共62页；当前第1页；编辑于星期三\8点5分逻辑门电路：用以实现基本逻辑运算和复合逻辑运算的单元电路统称为门电路基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等逻辑1和0：电子电路中用高、低电平来表示正、负逻辑：2本文档共62页；当前第2页；编辑于星期三\8点5分获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态单开关电路互补开关电路3本文档共62页；当前第3页；编辑于星期三\8点5分§2-2二极管、三极管开关等效电路

二极管开关等效电路

三极管开关等效电路4本文档共62页；当前第4页；编辑于星期三\8点5分开关闭合当Va>Vb时，D导通开关断开当Va≤Vb时,D截止当Vb为高电平VIH时，T饱和当Vb为低电平VIL时，T截止开关闭合开关断开一、二极管开关等效电路（理想情况下）二、三极管开关等效电路（理想情况下）NPN型5本文档共62页；当前第5页；编辑于星期三\8点5分§2-3最简单的与、或、非门电路

二极管与门二极管或门

三极管非门其他门电路6本文档共62页；当前第6页；编辑于星期三\8点5分一、二极管与门2.工作原理DaDbVYVaVb0003v3v03v3v3.真值表（状态表）4.输出函数式Y=A•B5.逻辑符号&YAB0O011011Y0001导通导通导通导通导通导通截止截止0.7V0.7V0.7V3.7vAB1.电路组成（以二输入为例）+VCCRABYDaDb设：VCC=5V，VIH=3v,VIL=0v二极管正向压降0.7V。7本文档共62页；当前第7页；编辑于星期三\8点5分二极管与门的缺点1：输入和输出的电平相差一个二极管的导通压降，易使下级电路发生信号高低电平的偏移0.7V1.4V2.1V

输入低电平0V,经过三极与门的移位，使输出的低电平达到2.1V。输出和输入电平相差很大，会造成逻辑功能紊乱。多级二极管与门联接造成输出电平偏移：RR+12V0VR8本文档共62页；当前第8页；编辑于星期三\8点5分二极管与门的缺点2：输出端对地接上负载电阻时，有时会影响输出的高电平+VCCR1ABYDaDbR2Vcc=5v,R1=10k,R2=0.1KVy输出变化？？Vy=0.5VDa,Db不导通与门失效9本文档共62页；当前第9页；编辑于星期三\8点5分1。电路组成(以二输入为例)

2。工作原理VaVb0003v3v03v3v3。真值表AB00011011Y01114.输出函数式Y=A+B5。逻辑符号截止截止截止截止导通导通导通导通DaDbVY2.3v2.3v2.3vYAB≥10二、

二极管或门10本文档共62页；当前第10页；编辑于星期三\8点5分二极管或门同样存在着输出电平的偏移问题11本文档共62页；当前第11页；编辑于星期三\8点5分-VEEVcc3.

真值表A01Y104.输出函数式

Y=A

5.逻辑符号1AY2.工作原理注：为了保证在输入低电平时三极管可靠截止，常将电路接成上图形式。由于接入了负电源VEE，即使输入低电平信号稍大于零，也能使三极管的基极为负电位，使三极管可靠截止，输出为高电平。1。电路原理图Ua03vT截止饱和UY0三、三极管非门12本文档共62页；当前第12页；编辑于星期三\8点5分

反相器的优点是：没有电平偏移，抗干扰能力和带负载能力都比较强。因此：曾经将二极管门和三极管反相器连接起来就构成与非门及或非门，现在已经不再采用。13本文档共62页；当前第13页；编辑于星期三\8点5分四、其它门电路一、其它门电路

其它门电路有与非门、或非门、同或门、异或门等等。

二、门电路的“封锁”和“打开”问题&ABCY当C=1时，Y=AB.1=AB与门打开，与功能成立。当C=0时，Y=AB.0=0与门封锁，与门不能工作。当C=1时，Y=A+B+1=1或门封锁，或门不能工作。当C=0时，Y=A+B+0=A+B或门打开，或功能成立。能“打开”或者“封锁”门电路的信号叫“控制信号”。控制信号的输入端叫“控制端”，或“使能端”。与门、与非门可用“0”封锁，用“1”打开；或门、或非门可用“1”封锁，用“0”打开；YAB≥114本文档共62页；当前第14页；编辑于星期三\8点5分§2-4TTL门电路TTL反相器（非门）TTL反相器的静态输入和输出特性TTL与非门集电极开路的门电路（OC门）

三态输出门电路TTL的历史15本文档共62页；当前第15页；编辑于星期三\8点5分内容概述集成逻辑门双极型集成逻辑门MOS集成逻辑门按器件类型分PMOSNMOSCMOS按集成度分SSI（100以下个等效门）MSI（〈103个等效门）LSI（〈104个等效门）VLSI（>104个以上等效门）TTL、ECLI2L、HTL16本文档共62页；当前第16页；编辑于星期三\8点5分最初的数字电路状况分立元件制约规模1961年，RobertNoyce（罗伯特·诺伊斯）发明了在一块独立的硅片上互连晶体管的工艺，称为命名为IC（IntegratedCircuits）由美国TEXASINSTURMENTS公司共享1964，德州仪器推出第一套完整的逻辑门集成电路，晶体管-晶体管逻辑（Transistor-TransistorLogic）IC体积小、重量轻、可靠性好，取代分立元件由双极型三极管构成的TTL型集成电路功耗大，速度快，和COMS对比？？？TTL的历史17本文档共62页；当前第17页；编辑于星期三\8点5分第一套，晶体管-晶体管逻辑（Transistor-TransistorLogic）IC18本文档共62页；当前第18页；编辑于星期三\8点5分19本文档共62页；当前第19页；编辑于星期三\8点5分20本文档共62页；当前第20页；编辑于星期三\8点5分21本文档共62页；当前第21页；编辑于星期三\8点5分3、真值表和逻辑符号A01Y101、电路结构图输入级倒相级输出级2、工作原理设Vcc=5V,VIH=3.4v,

VIL=0.2v,PN结的导通电压为0.7v。1AY2.1VVAT1发射结VB1T2T4T5VY0.2V导通0.9v截止导通截止3.4v3.4V导通4.1v导通截止导通0.2v?T1集电结截止导通T1T2T4T5R1Y+VCCAVB1一、TTL非门22本文档共62页；当前第22页；编辑于星期三\8点5分电路构成：

输入级由T1、R1和D1组成。

倒相级由T2和R2、R3组成。T2管作倒相运用，集电极和发射极同时输出相位相反的信号，驱动T4、T5三极管。

输出级由T4、T5、D2和R4组成：T4、T5在输入信号的作用下，轮流导通，一个导通，另一个截止。叫做推拉输出级。

钳位二极管D1作用：防止负脉冲输入时，通过T1管发射极过大，起保护作用。23本文档共62页；当前第23页；编辑于星期三\8点5分倒置运用:当输入接3.4V时：T2饱和Vb1=Vbc1+Vbes2+

Vbes5

=0.7+0.7+0.7=2.1VVe1=3.4VVc1=Vbes2+Vbes5

=1.4VVb1<Ve1T1管发射结反偏Vb1>Vc1T1管集电结正偏为倒置放大状态T1管把集电极当作发射极，发射极当作集电极。叫倒置运用。倒置运用的特点：由于发射区参杂浓度大，集电区参杂浓度小，所以T1管倒置运用时，其放大倍数很小。βI≤0.2IIHT1UB13.4V2.1V1.4V24本文档共62页；当前第24页；编辑于星期三\8点5分从而IIH

也很小（）,74系列门电路的每个输入端的IIH≤40μA。

IIHT1UB13.4V2.1V1.4VIIH=βIb125本文档共62页；当前第25页；编辑于星期三\8点5分2.输入为高电平UIH≥2v）等效简化电路如图：T1管倒置工作β0，高电平输入电流IIH很小，为A级。低电平输入电流IIL较大，当Vcc=5v，UIL=0.2v时，IIL1mA

。输入简化电路如图：一.输入特性（讨论T1管）1.输入低电平（UIL≤0.8v)近似分析时，常用IIS来代替。

IIS

是输入短路（UIL=0）时的电流。74系列门电路的每个输入端的IIH≤40μA。+VCCR14KT1UILIIL截止+VCCR1T1UIHIIH导通be2be5TTL非门的静态输入特性和输出特性26本文档共62页；当前第26页；编辑于星期三\8点5分

二.输出特性

1.输出为低电平时（U0=U0L≤0.4V)输出端带负载的情形如图：低电平输出电流:IOL=N1·IILN1·IIS由于T5管的导通电阻为RON，N1是输出低电平时负载门的数目。所以，UOL=IOL·RON。为了保证UOL≤0.4v，要限制负载门的数目N1。+VCCT1截止导通UOL+VCCT4T5+VCCT1驱动门负载门IILIILIOL27本文档共62页；当前第27页；编辑于星期三\8点5分+VCCT4T5RC3

高电平输出电流： 由于T4管的导通电阻为RON，所以：

UOHVCC-N2·IIH(RC3+RON)-0.7v为了保证UOH≥2.4v，要限制负载门的数目N2。2.输出端为高电平时

(U0=UOH≥2.4v)输出端带负载的情形如图：扇出系数N是门电路可以驱动同类门电路的最大数目。N应该确定为上述N1和N2的较小值.N2是输出高电平时负载门的数目。导通截止UOH驱动门负载门IIHIIHIOH+VCCT1+VCCT1

三.门电路的扇出系数N

IOH=N2·IIH

≤0.4mA(见P67)28本文档共62页；当前第28页；编辑于星期三\8点5分计算门G1最多可驱动多少个同样的门电路负载，输入特性和输出特性如图，要求G1的输出电平满足VOH≥3.2V，VOL≤0.2V29本文档共62页；当前第29页；编辑于星期三\8点5分TTL反相器的输入特性TTL反相器高电平输出特性TTL反相器低电平输出特性VOL=0.2V的负载电流iL=16mA,VI=0.2V的输入电流为iI=-1mA，N1iI≤iL,N1≤16VOH=3.2V的负载电流iL=-7.5mA,技术手册规定IOH≤0.4mA(page67)，所以iL≤0.4mAVI=3.2V的输入电流为IIH=0.04mA，N2IIH≤Il,N2≤10取N1和N2的最小值，N=1030本文档共62页；当前第30页；编辑于星期三\8点5分[题2.5]在图P2.5由74系列TTL与非门组成的电路中，计算门GM能驱动多少同样的与非门。要求GM输出的高、低电平满足与非门的输入电流为时输出电流最大值为，时输出电流最大值为GM的输出电阻可以忽略不计。答案：当VO=VOL=0.4V时，可求得

当VO=VOH=3.2V时，可求得

故GM能驱动5个同样的与非门。31本文档共62页；当前第31页；编辑于星期三\8点5分四、门间限流电阻的确定R11RG1G2为了保证G1输出的高、低电平能正确地传输到G2的输入端，门间限流电阻R不能太大，要求：1、当UO1=UOH时，UI2≥UIH（min)应满足此时，门间电流流向如图，UOHUIHIIH所以，下式应满足:UOH

-IIH·R≥UIH（min)（1）……2、当UO1=UOL时，UI2≤UIL（max)应满足所以，下式应满足:UOL+IIL·R≤UIL（max)（2）……此时，门间电流流向如图，UOLUILIIL根据（1）、（2）式可确定门间连接电阻R的数值。通常，R≤1KΩ。1G11G2见书上P69例题32本文档共62页；当前第32页；编辑于星期三\8点5分门电路带负载能力负载能力就是说能够在一定的电压下面能够输出的最大电流折算成功率就成了负载能力同门电路的输出电阻有关输出电流和输出功率越大，说明门电路带负载能力越强即输出电阻越小，带负载能力越强（从门电路的输出端向里看）33本文档共62页；当前第33页；编辑于星期三\8点5分TTL与非门电路输入级由多发射极晶体管T1和基极电组R1组成，它实现了输入变量A、B、C的与运算输出级：由T3、T4、T5和R4、R5组成其中T3、T4构成复合管，与T5组成推拉式输出结构。具有较强的负载能力中间级是放大级，由T2、R2和R3组成，T2的集电极C2和发射极E2可以分提供两个相位相反的电压信号34本文档共62页；当前第34页；编辑于星期三\8点5分TTL与非门工作原理输入端至少有一个接低电平0.3V3.6V3.6V1V3.6VT1管:A端发射结导通，Vb1=VA+Vbe1=1V，其它发射结均因反偏而截止.5-0.7-0.7=3.6VVb1=1V,所以T2、T5截止,VC2≈Vcc=5V,T3：微饱和状态。T4：放大状态。电路输出高电平为：5V35本文档共62页；当前第35页；编辑于星期三\8点5分输入端全为高电平3.6V3.6V2.1V0.3VT1:Vb1=Vbc1+Vbe2+Vbe5=0.7V×3=2.1V因此输出为逻辑低电平VOL=0.3V3.6V发射结反偏而集电极正偏.处于倒置放大状态T2：饱和状态T3：Vc2=Vces2+Vbe5≈1V，使T3导通，Ve3=Vc2-Vbe3=1-0.7≈0.3V，使T4截止。T5：深饱和状态，TTL与非门工作原理36本文档共62页；当前第36页；编辑于星期三\8点5分输入端全为高电平，输出为低电平输入至少有一个为低电平时，输出为高电平由此可见电路的输出和输入之间满足与非逻辑关系T1：倒置放大状态T2：饱和状态T3：导通状态T4：截止状态T5：深饱和状态T2：截止状态T3：微饱和状态T4：放大状态T5：截止状态TTL与非门工作原理37本文档共62页；当前第37页；编辑于星期三\8点5分集电极开路TTL“与非”门（OC门）10该与非门输出高电平，T5截止该与非门输出低电平，T5导通

TTL门输出端并联问题当将两个TTL“与非”门输出端直接并联时：Vcc→R5→门1的T4→门2的T5产生一个很大的电流产生一个大电流1、抬高门2输出低电平2、会因功耗过大损坏门器件注：TTL输出端不能直接并联38本文档共62页；当前第38页；编辑于星期三\8点5分TTL与非门电路集电极开路TTL“与非”门（OC门）

OC门的结构RLVC集电极开路与非门（OC门）当输入端全为高电平时，T2、T5导通，输出F为低电平；输入端有一个为低电平时，T2、T5截止，输出F高电平接近电源电压VC。OC门完成“与非”逻辑功能逻辑符号：输出逻辑电平：低电平0.3V高电平为VC（5-30V）ABF39本文档共62页；当前第39页；编辑于星期三\8点5分

OC门实现“线与”逻辑FRLVC相当于“与门”逻辑等效符号负载电阻RL的选择（自看作考试内容，参考P81例）集电极开路TTL“与非”门（OC门）40本文档共62页；当前第40页；编辑于星期三\8点5分集电极开路TTL“与非”门（OC门）

OC门应用--电平转换器OC门需外接电阻，所以电源VC可以选5V—30V，因此OC门作为TTL电路可以和其它不同类型不同电平的逻辑电路进行连接TTL电路驱动CMOS电路图CMOS电路的VDD=5V—18V，特别是VDD>VCC时，必须选用集电极开路（OC门）TTL电路CMOS电源电压VDD=5V时，一般的TTL门可以直接驱动CMOS门41本文档共62页；当前第41页；编辑于星期三\8点5分三态逻辑门（TSL）

三态门工作原理除具有TTL“与非”门输出高、低电平状态外，还有第三种输出状态

—高阻状态，又称禁止态或失效态非门，是三态门的状态控制部分E使能端六管TTL与非门增加部分当E=0时，T4输出高电平VC=1，D2截止，此时后面电路执行正常与非功能F=AB101V1V输出F端处于高阻状态记为ZT6、T7、T9、T10均截止Z当E=1时，42本文档共62页；当前第42页；编辑于星期三\8点5分使能端的两种控制方式低电平使能高电平使能三态门的逻辑符号ABFEFABE43本文档共62页；当前第43页；编辑于星期三\8点5分三态门的应用1.三态门广泛用于数据总线结构任何时刻只能有一个控制端有效，即只有一个门处于数据传输，其它门处于禁止状态2.双向传输当E=0时，门1工作，门2禁止，数据从A送到B；E=1时，门1禁止，门2工作，数据从B送到A。三态逻辑门（TSL）总线44本文档共62页；当前第44页；编辑于星期三\8点5分§2-5MOS集成逻辑门NMOS反相器NMOS门电路CMOS门电路45本文档共62页；当前第45页；编辑于星期三\8点5分NMOS反相器MOS管的开关特性数字逻辑电路中的MOS管均是增强型MOS管，它具有以下特点：当|UGS|>|UT|时，管子导通，导通电阻很小，相当于开关闭合

当|UGS|<|UT|时，管子截止，相当于开关断开NMOS反相器设电源电压VDD=10V，开启电压VT1=VT2=2V1、A输入高电平VIH=8V2、A输入低电平VIL=0.3V时，电路执行逻辑非功能工作管负载管T1、T2均导通，输出为低电平VOL

≈0.3VT1截止T2导通，电路输出高电平VOH=VDD

-VT2=8V。46本文档共62页；当前第46页；编辑于星期三\8点5分NMOS门电路NMOS与非门工作管串联负载管工作原理：T1和T2都导通，输出低电平2、当输出端有一个为低电平时，与低电平相连的驱动管就截止，输出高电平电路“与非”逻辑功能：注：增加扇入，只增加串联驱动管的个数，但扇入不宜过多，一般不超过311通通01、当两个输入端A和B均为高电平时01止通147本文档共62页；当前第47页；编辑于星期三\8点5分CMOS电路CMOS反相器PMOSNMOS衬底与漏源间的PN结始终处于反偏，NMOS管的衬底总是接到电路的最低电位，PMOS管的衬底总是接到电路的最高电位柵极相连做输入端漏极相连做输出端电源电压VDD＞VT1+|VT2|，VDD适用范围较大可在3～18V，VT1--NMOS的开启电压VT2--PMOS的开启电压工作原理：1、输入为低电平VIL=0V时VGS1＜VT1T1管截止；|VGS2|＞VT2电路中电流近似为零（忽略T1的截止漏电流）,VDD主要降落在T1上，输出为高电平VOH≈VDDT2导通2、输入为高电平VIH=VDD时，T1通T2止，VDD主要降在T2上，输出为低电平VOL≈0V。实现逻辑“非”功能48本文档共62页；当前第48页；编辑于星期三\8点5分CMOS传输门（TG）栅极控制电压为互补信号，如C=0，C=VDD工作原理：当C=0V，C=VDD时TN和TP均截止，VI由0～VDD变化时，传输门呈现高阻状态，相当于开关断开，CL上的电平保持不变，这种状态称为传输门保存信息当C=VDD，C=0V时，VI在VT～VDD范围变化时TP导通即VI在0～VDD范围变化时，TN、TP中至少有一只管子导通，使VO=VI，这相当于开关接通，这种状态称为传输门传输信息VI由0～（VDD-VT）范围变化时TN导通CMOS电路49本文档共62页；当前第49页；编辑于星期三\8点5分CMOS传输门（TG）工作原理：1、当C为低电平时，TN、TP截止传输门相当于开关断开，传输门保存信息2、当C为高电平时，TN、TP中至少有一只管子导通，使VO=VI，这相当于开关接通，传输门传输信息由此可见传输门相当于一个理想的开关，且是一个双向开关逻辑符号输入输出门控制信号CMOS电路50本文档共62页；当前第50页；编辑于星期三\8点5分CMOS模拟开关电路图控制模拟信号传输的一种电子开关，通与断是由数字信号控制的反相器的输入和输出提供传输门两个反相控制信号（C和C）传输门1、电路结构2、逻辑符号逻辑符号CMOS电路51本文档共62页；当前第51页；编辑于星期三\8点5分CMOS电路返回CMOS门电路1、与非门二输入“与非”门电路结构如图每个输入端与一个NMOS管和一个PMOS管的栅极相连当A和B为高电平时:1两个并联的PMOS管T3、T4两个串联的NMOST1、T2通通止止0101通止通1止当A和B有一个或一个以上为低电平时:电路输出高电平输出低电平电路实现“与非”逻辑功能52本文档共62页；当前第52页；编辑于星期三\8点5分CMOS电路CMOS门电路2、“异或”门由三个CMOS反相器和一个CMOS传输门组成传输门的控制信号A、A当A=B=0时00110TG断开，则C=B=1，F=C=0。TG断开当A=B=1时，11TG接通110TG接通，C=B=1，反相器2的两只MOS管都截止，输出F=0。输入端A和B相同得：输入端A和B相同，输出F=0返回53本文档共62页；当前第53页；编辑于星期三\8点5分CMOS门电路2、“异或”门输入端A和B不同当A=1，B=0时10TG导通001输出F=1当A=0，B=1时01T