半导体测试 器件与芯片测试

章半导体器件测试2021/5/91一、半导体器件简介

半导体器件（semiconductordevice）是利用半导体材料特殊电特性来完成特定功能的器件。为了与集成电路相区别，有时也称为分立器件。半导体分立器件是集成电路的功能基础。半导体器件主要有:二端器件和三端器件

二端器件:

基本结构是一个PN结可用来产生、控制、接收电信号；

pn结二极管、肖特基二极管

三端器件:

各种晶体管可用来放大、控制电信号；

双极晶体管、MOS场效应晶体管等2021/5/92（一）半导体二极管2021/5/93图

半导体二极管的结构及符号（c）集成电路中的平面型结构;（d）图形符号2021/5/94一般二极管和稳压二极管

一般二极管：主要利用二极管的正向导通、反向截止的特性，实现整流、检波、开关等作用。符号标注：2021/5/95

稳压二极管：利用PN结在一定的反向电压下,可引起雪崩击穿.这时二极管的反向电流急速增大，但反向电压基本不变.因此，可以作为稳压电源使用。反向击穿电压数值在40V以上的是二极管，低于40V的稳压管。符号2021/5/96图一普通二极管，第一个是国内标准的画法；

图二双向瞬变抑制二极管；

图三分别是光敏或光电二极管，发光二极管；

图四为变容二极管；

图五是肖特基二极管；

图六是恒流二极管；

图七是稳压二极管；2021/5/97双极型晶体管的几种常见外形（a）小功率管（b）小功率管（c）中功率管（d）大功率管双极型晶体管又称三极管。电路表示符号：BJT。根据功率的不同具有不同的外形结构。（二）半导体三极管2021/5/98三极管的基本结构BECNNP基极发射极集电极NPN型PNP集电极基极发射极BCEPNP型由两个掺杂浓度不同且背靠背排列的PN结组成，根据排列方式的不同可分为NPN型和PNP型两种,每个PN结所对应区域分别称为发射区、基区和集电区。2021/5/99BECNNP基极发射极集电极基区：较薄，掺杂浓度低集电区：面积较大发射区：掺杂浓度较高2021/5/910BECIBIEICNPN型三极管BECIBIEICPNP型三极管制成晶体管的材料可以为Si或Ge。2021/5/911

图1.16三极管电路的三种组态（a）共发射极接法;（b）共基极接法;和各极电流（c）共集电极接法2、三极管的工作模式2021/5/912图1.15三极管放大需要的电源接法（a）NPN型;（b）PNP型工作的基本条件：EB结正偏；CB结反偏。VCC>VBB>VEE2021/5/913场效应晶体管（FieldEffectTransistor,简称FET）是与双极性晶体管工作原理不同。双极性晶体管是利用基极电流控制集电极电流，电流控制型的放大元件。带有正电荷的空穴及负电荷的电子，具有放大功能的意义，故称为双极性。MOSFET是利用栅极电压来控制漏极电流的电压控制型的放大元件。FET的特征是在低频带有极高的输出阻抗为1011～1012Ω（MOSFET更高）另外，FET比双极性晶体管噪音小，可作为功率放大器使用。（三）MOS晶体管2021/5/914结构和电路符号PNNGSDP型基底两个N区MOS结构N沟道增强型GSD2021/5/915N沟道耗尽型PNNGSD预埋了导电沟道GSD2021/5/916NPPGSDGSDP沟道增强型2021/5/917P沟道耗尽型NPPGSDGSD予埋了导电沟道2021/5/918MOSFET的分类和符号NMOSPMOS增强型耗尽型增强型耗尽型衬底pnS/Dn+p+载流子电子空穴VDS+IDSDSSD载流子运动方向SDSDVT++符号GDBSGDBSGDBSGDBS2021/5/9192021/5/920二、半导体器件的性能测试二极管的测试

双极晶体管测试MOS结构C-V特性测试2021/5/9211、二极管的主要测试参数（一）二极管的性能测试2021/5/922二极管I-V特性2021/5/923稳压二极管发光二极管2021/5/924硅管的正向管压降一般为0.6~0.8V，锗管的正向管压降则一般为0.2~0.3V。

2021/5/925图7.13图7.142、二极管的I-V测试2021/5/926测试电路测试设备—晶体管参数测试仪2021/5/9271、三极管的主要测试参数共射极增益（电流放大系数）交流工作时：

直流工作时：穿透电流ICEO、ICBO反向击穿电压集电极最大允许电流ICM集电极最大允许功率损耗PCM（二）双极型晶体管I-V特性测试2021/5/9282021/5/929图7.2共射双极型晶体管的放大特性2021/5/930图共射双极型晶体管反向击穿特性2021/5/9312、双极晶体管的性能测试

图7.162021/5/932测试设备—晶体管参数测试仪2021/5/933三、MOS结构的C-V特性测试

2021/5/934C-V特性测试简介

MOS（金属－氧化物－半导体）结构的电容是外加压的函数，MOS电容随外加电压变化的曲线称之为C-V曲线，简称C－V特性。C-V曲线与半导体的导电类型及其掺杂浓度、SiO2-Si系统中的电荷密度有密切的关系。

利用实际测量到的MOS结构的C-V曲线与理想的MOS结构的C-V特性曲线比较，可求得氧化硅层厚度、衬底掺杂浓度、氧化层中可动电荷面密度和固定电荷面密度等参数。在集成电路特别是MOS电路的生产和开发研制中，MOS电容的C-V测试是极为重要的工艺过程监控测试手段，也是器件、电路参数分析和可靠性研究的有效工具。

2021/5/935

1、MOS结构的电容模型氧化层电容氧化层半导体表面感应的空间电荷区对应的电容

MOS电容是Co和Cs串联而成，总电容C:——与氧化层其厚度成反比，而与外加偏压VG无关。——由空间电荷区单位面积电量Qs随表面势Vs的变化率大小而定2021/5/936

2、MOS结构的C-V特性2021/5/937P型衬底的MOSP型衬底绝缘体（氧化物）－－－－－－＋＋＋＋＋＋b.较小正栅压下负栅压P型衬底绝缘体（氧化物）＋＋＋＋＋＋－－－－－－引起空间电荷区正栅压

a.负栅压下当正偏压较小时，此时半导体表面空间区电容Cs对总电容的贡献不能忽略，与Cox串联的结果使总电容C变小。栅压VG越大，耗尽层宽度变宽，Cs越大，总电容越小。2021/5/938P型衬底的MOSc.较大正栅压下P型衬底绝缘体（氧化物）＋＋＋＋＋＋－－－－－－引起空间电荷区正栅压

反型时，耗尽区宽度基本不增加，达到了一个极大值，总电容C达到极小值Cmin。2021/5/939

P型衬底的MOSC-V特性2021/5/940半导体与二氧化硅界面之间的电荷充放电时间常数较长，通常大于10-6s，所以界面态电容只在低频或准静态情形下对MOS电容有贡献。对于1MHz的高频C-V测量，通常不考虑界面态电容的影响。高频C-V测试和低频C-V测试的差别2021/5/941

N型衬底MOS的高频和低频C-V特性2021/5/942P型衬底MOS：

i.加负栅压时，半导体与氧化层界面出现空穴堆积，对应最大电容

ii.加正栅压时，半导体与氧化层界面出现空穴耗尽，对应最小电容N型衬底MOS：

i.加正栅压时，半导体与氧化层界面出现空穴堆积，对应最大电容

ii.加负栅压时，半导体与氧化层界面出现空穴耗尽，对应最小电容P型和N型半导体衬底MOS结构的C-V特性差异2021/5/943

3、几个概念和计算公式2021/5/944

（1）平带电压VFB和平带电容CFB2021/5/945

表面处不发生能带弯曲，此时QSC=O.这种状态称之为平带状态，总MOS电容称为平带电容。在MOS结构C-V测试中，是一个很有用的参数，用它可以定出实际C-V曲线的平带点。2021/5/946（2）平带电容CFB的计算公式：2021/5/947

在实际的MOS结构中，由于SiO2中总是存在电荷（通常是正电荷），且金属的功函数和半导体的功函数通常并不相等，所以平带电压VFB一般不为零。金属可以通过交换电荷，这些因素对MOS结构的C-V特性产生显著影响。若不考虑界面态的影响

（3）氧化层固定电荷对平带电压VFB的影响2021/5/948氧化层正的固定电荷越多，平带电压负值越大，整个C-V曲线向更负电压推移。2021/5/9492021/5/950（4）氧化层厚度tox，由测试的最大电容Cmax确定:2021/5/951(5)半导体掺杂浓度:根据Cmin/Cox或CFB/Cox的电容比确定2021/5/952实验设备

所用仪器设备主要包括三部分:测试台(包括样品台、探针、升温和控温装置等)高频（1MHz或更高）hp4275AC-V测试仪计算机