数字电路实验

数字电路实验课件第一页，共四十五页，编辑于2023年，星期三实验一门电路逻辑功能测试一、实验目的

1．熟悉集成集成逻辑门电路逻辑的功能及应用。2．掌握集成电路的应用及测试方法。第二页，共四十五页，编辑于2023年，星期三二、实验设备数字电路实验箱集成电路74LS00＼74LS86＼74S64数字万用表示波器第三页，共四十五页，编辑于2023年，星期三三、实验内容及步骤74LS20引脚图第四页，共四十五页，编辑于2023年，星期三连线原理图输入输出DCBAY0000100011001010110111110第五页，共四十五页，编辑于2023年，星期三多余输入端的处理与非门多余输入端的处理

或非门多余输入端的处理第六页，共四十五页，编辑于2023年，星期三表二输入端及其状态输出ABCDJKEFGHI111100000001111010000000001100000000011000000001000000000011000000第七页，共四十五页，编辑于2023年，星期三74S64引脚图第八页，共四十五页，编辑于2023年，星期三测试电路逻辑功能

ABZ输入输出BAZ00011011第九页，共四十五页，编辑于2023年，星期三

ZAB输入输出BA预习ZZ00011011第十页，共四十五页，编辑于2023年，星期三四、实验报告

画出实验电路，作出实测功能表。整理数据，写出实验报告。预习组合电路实验。

第十一页，共四十五页，编辑于2023年，星期三实验二组合电路实验

一、实验目的

1．熟悉集成集成电路分析方法。2．验证半加器和全加器的逻辑功能。第十二页，共四十五页，编辑于2023年，星期三二、实验设备数字电路实验箱集成电路74LS00，74LS86，74S64万用表示波器第十三页，共四十五页，编辑于2023年，星期三完成半加器测试填表

ZABY

第十四页，共四十五页，编辑于2023年，星期三加法器加法器的基本概念及工作原理加法器——实现两个二进制数的加法运算

1．半加器——只能进行本位加数、被加数的加法运算而不考虑低位进位。列出半加器的真值表：画出逻辑电路图。由真值表直接写出表达式:第十五页，共四十五页，编辑于2023年，星期三如果想用与非门组成半加器，则将上式用代数法变换成与非形式：由此画出用与非门组成的半加器。第十六页，共四十五页，编辑于2023年，星期三2．全加器——能同时进行本位数和相邻低位

的进位信号的加法运算。由真值表直接写出逻辑表达式，再经代数法化简和转换得：第十七页，共四十五页，编辑于2023年，星期三根据逻辑表达式画出全加器的逻辑电路图：

第十八页，共四十五页，编辑于2023年，星期三实验小结常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数值比较器、加法器等。上述组合逻辑器件除了具有其基本功能外，还可用来设计组合逻辑电路。应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则是：使用MSI芯片的个数和品种型号最少，芯片之间的连线最少用MSI芯片设计组合逻辑电路最简单和最常用的方法是，用数据选择器设计多输入、单输出的逻辑函数；用二进制译码器设计多输入、多输出的逻辑函数。

第十九页，共四十五页，编辑于2023年，星期三表3-1

输入输出ABZY00011011第二十页，共四十五页，编辑于2023年，星期三3、完成全加器测试填表74LS86引脚图74S64引脚图第二十一页，共四十五页，编辑于2023年，星期三

ABSiCi-1Ci第二十二页，共四十五页，编辑于2023年，星期三

输入输出ABCI-1SCI000001010011100101110111第二十三页，共四十五页，编辑于2023年，星期三实验三555定时器的应用一、实验目的掌握用555定时器构成的几种基本脉冲电路的方法，并验证其功能。学习脉冲形成与整形电路的调试方法。进一步熟悉用示波器测量方波信号周期及脉宽的方法。第二十四页，共四十五页，编辑于2023年，星期三二、实验设备示波器数字万用表。数字实验箱第二十五页，共四十五页，编辑于2023年，星期三1．用555定时器构成多谐振荡器三、实验内容及步骤：（1）按图接线。用示波器观察Vo及VC端的波形及相位关系，并记录下来。Vo+5V220121u2K121K12487621535551RwR2RCVC5555VoRd86712GND34Vi1VoVccVi2'Vic

数字实验箱面板图

第二十六页，共四十五页，编辑于2023年，星期三（2）测量振荡频率的范围：调RW测量振荡周期Tmin、Tmax，并计算相应的ƒmin和ƒmax。

2/3VCC1/3VCC0vctvo0tTT1T2将示波器扫速开关“T/cm”上的微调旋钮旋置“校准”位置，此时，“T/cm”的指示值即为屏幕上横向每格代表的时间，再观察被测波形一个周期在屏幕水平轴上占据的格数，即可得信号周期T：T=T/cm×格数

理论值

：T=0.7(R1+2R2)C第二十七页，共四十五页，编辑于2023年，星期三2．用555定时器构成单稳态触发器（1）按图接线。（2）在Vi端输入幅度=5V、并将各点波形按时间关系记录下来。第二十八页，共四十五页，编辑于2023年，星期三（3）用示波器测量出输出脉宽TW的值。TTW理论值：方法同测周期。第二十九页，共四十五页，编辑于2023年，星期三四、实验报告

1．整理实验数据及结果，绘出实测波形图。

2．将实测值与理论值比较，分析误差原因。

五、思考题（写在实验报告中）

1．怎样在单稳电路中加一窄脉冲形成电路，使其能处理宽脉冲触发信号？2．试改接电路，使其成为占空比可调的振荡器。第三十页，共四十五页，编辑于2023年，星期三

组合逻辑电路

（半加器全加器及逻辑运算）曲靖师范学院物理实验示范中心赵德荣第三十一页，共四十五页，编辑于2023年，星期三三、预习要求1.预习组合逻辑电路的分析方法。2.预习用与非门和异或门构成的半加器、全加器的工作原理。3.预习二进制数的运算。第三十二页，共四十五页，编辑于2023年，星期三四、实验内容1.组合逻辑电路功能测试图2.1(1).用2片74LS00组成图2.1所示逻辑电路。为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。(2).图中A、B、C接电平开关，Y1,Y2接发光管电平显示。(3).按表2.1要求，改变A、B、C的状态填表并写出Y1,Y2逻辑表达式。(4).将运算结果与实验比较。第三十三页，共四十五页，编辑于2023年，星期三图2.1第三十四页，共四十五页，编辑于2023年，星期三表2.1输入输出ABCY1Y20001111000111001011100100011111101100011第三十五页，共四十五页，编辑于2023年，星期三2.测试用异或门(74LS86)和与非门组成的半加器的逻辑功能。根据半加器的逻辑表达式可知，半加器Y是A、B的异或，而进位Z是A、B相与，故半加器可用一个集成异或门和二个与非门组成如图2.2。图2.2(1).在学习机上用异或门和与门接成以上电路。A、B接电平开关S，Y、Z接电平显示。(2).按表2.2要求改变A、B状态，填表。第三十六页，共四十五页，编辑于2023年，星期三图2.2第三十七页，共四十五页，编辑于2023年，星期三表2.2输入端A0101B0011输出端Y0110Z00013.测试全加器的逻辑功能。(1).写出图2.3电路的逻辑表达式。(2).根据逻辑表达式列真值表。(3).根据真值表画逻辑函数SiCi的卡诺图。(4).填写表2.3各点状态第三十八页，共四十五页，编辑于2023年，星期三图2.3第三十九页，共四十五页，编辑于2023年，星期三表2.3AiBiCi-1YZX1X2X3SiCi00000111000101010110100101011011000111010010111010011110110110111011011110111010第四十页，共四十五页，编辑于2023年，星期三(5).按原理图选择与非门并接线进行测试，将测试结果记入表2.4，并与上表进行比较，看逻辑功能是否一致。4.测试用异或、与或和非门组成的全加器的逻辑功能。全加器可以用来那个个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或门和一个与非门实现。(1).画出用异或门、与或门和非门实现全加器的逻辑电路图，写出逻辑表达式。电路图如图2.4所示(2).找出异或门、与或门和与门器件按自己画出的图接线。接线时注意与或非门中不用的与门输入端接地。(3).当输入端Ai、Bi及Ci-1为下列情况时，是用万用表测量Si和Ci的电位并将其转为逻辑状态填入下表。第四十一页，共四十五页，编辑于2023年，星期三表2.4AiBiCi-1CiSi0001101001100011101000101011101011011100第四十二页，共四十五页，编辑