计算机组成原理参考答案汇总

红色标记为找到了的参考答案，问答题比较全，绿色标记为个人做的，仅供参考！第一章计算机系统概述1.目前的计算机中，代码形式是______。A．指令以二进制形式存放，数据以十进制形式存放B．指令以十进制形式存放，数据以二进制形式存放C．指令和数据都以二进制形式存放D．指令和数据都以十进制形式存放2.完整的计算机系统应包括______。A.运算器、存储器、控制器B.外部设备和主机C.主机和实用程序D.配套的硬件设备和软件系统3.目前我们所说的个人台式商用机属于______。A.巨型机B.中型机C.小型机D.微型机4.Intel80486是32位微处理器，Pentium是______位微处理器。Ａ．１６Ｂ．３２Ｃ．４８Ｄ．６４5.下列______属于应用软件。A.操作系统B.编译系统C.连接程序D.文本处理6.目前的计算机，从原理上讲______。A.指令以二进制形式存放，数据以十进制形式存放B.指令以十进制形式存放，数据以二进制形式存放C.指令和数据都以二进制形式存放D.指令和数据都以十进制形式存放7.计算机问世至今，新型机器不断推陈出新，不管怎样更新，依然保有“存储程序”的概念，最早提出这种概念的是______。A.巴贝奇B.冯.诺依曼C.帕斯卡D.贝尔8.通常划分计算机发展时代是以（）为标准 A.所用的电子器件 B.运算速度 C.计算机结构 D.所有语言9.到目前为止，计算机中所有的信息任以二进制方式表示的理由是（） A.节约原件 B.运算速度快 C.由物理器件的性能决定 D.信息处理方便10.冯.诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（） A.指令操作码的译码结果 B.指令和数据的寻址方式 C.指令周期的不同阶段 D.指令和数据所在的存储单元11.计算机系统层次结构通常分为微程序机器层、机器语言层、操作系统层、汇编语言机器层和高级语言机器层。层次之间的依存关系为（） A.上下层都无关 B.上一层实现对下一层的功能扩展，而下一层与上一层无关 C.上一层实现对下一层的功能扩展，而下一层是实现上一层的基础 D.上一层与下一层无关，而下一层是实现上一层的基础12.指令流通常是（） A.从主存流向控制器 B.从控制器流向主存 C.从控制器流向控制器 D.从主存流向主存13.以下叙述中正确的是（） A.寄存器的设置对汇编语言程序是透明的 B.实际应用程序的预测结果能够全面代表计算机的性能 C.系列机的基本特征是指令系统向后兼容 D.软件和硬件在逻辑功能上是等价的14.存储A.__程序____并按B.__地址____顺序执行,这是冯•诺依曼型计算机的工作原理。15.有一台40MHz的处理器执行标准测试程序，它包含的混合指令数和响应所需的时钟周期见表1-1.求有效的CPI、MIPS速率和程序的执行时间（I为程序执行的条数）指令类型CPI指令混合比算术和逻辑160%高速缓存命中的访存218%转移412%高速缓存失败的访存810%16.两台计算机A和B采用不同主频的CPU，而片内逻辑电路相同。（1）若A机的主频为8MHz，B机为12MHz，则两机的CPU时钟周期各为多少？（2）如果A机的平均指令执行速度为0.4MIPS，那么A机的平均指令执行时间是多少？（3）B机的平均指令执行速度MIPS是多少？第二章数据的表示和运算1.算术右移指令执行的操作是______。A．符号位填0，并顺次右移1位，最低位移至进位标志位B．符号位不变，并顺次右移1位，最低位移至进位标志位C．进位标志位移至符号位，顺次右移1位，最低位移至进位标志位D．符号位填1，并顺次右移1位，最低位移至进位标志位2.定点16位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围是______。A．-215─215-1B．-215-1─215-1C．-215+1─215D．-215─2153.设寄存器位数为8位，机器数采用补码形式（一位符号位），对应于十进制数-27，寄存器内为______。A．（27）16B．（9B）16C．（E5）16D．（5A A.4*106B/s B.4MB/s C.8*106B/s D.8MB/s解：计算的是存储器的带宽，每个存储周期读出16bit=2B，故而数据传输率是2B/(250×10-9s)，即8×106B/s。本题中8MB/s是8×1024×1024B/s14.某一SRAM芯片，其容量为1024*8位，除电源和接地线外，该芯片的引脚的最小数目为（）。 A.21 B.22 C.23 D.24【A】芯片容量为1024×8位，说明芯片容量为1024B，且以字节为单位存取。也就是说地址线数要10位。而数据线要8bit来传输1字节。加上片选线和读/写控制线（读控制为RD或OE），故而为10+8+1+1+1=21根线15.DRAM的刷新是以（）为单位的。 A.存储单元 B.行 C.列 D.存储字16.下列有关RAM和ROM的叙述中，正确的是（）。Ⅰ.RAM是易失性存储器，ROM是非易失型存储器Ⅱ.RAM和ROM都是采用随机存取的方式进行信息访问Ⅲ.RAM和ROM都可用做Cache Ⅳ.RAM和ROM都需要刷新 A.仅Ⅰ和Ⅱ B.仅Ⅱ和Ⅲ C.仅Ⅰ和Ⅱ和Ⅲ D.仅Ⅱ和Ⅲ和Ⅳ【A】一般Cache采用高速的SRAM制作，比ROM速度快很多，因此III是错误的，用排除法即可选A。RAM需要刷新，而ROM不需要刷新。17.在存储器芯片中，地址译码采用双译码方式是为了（）。 A.扩大寻址范围 B.减少存储单元数目 C.增加存储单元数目 D.减少存储单元选通线数目18.下列关于闪存（FlashMemory）的叙述中，错误的是（）。 A.信息可读可写，并且读、写速度一样 B.存储元由MOS管组成，是一种半导体存储器 C.掉电后信息不丢失，是一种非易失性存储器 D.采用随机访问方式，可替代计算机外部存储器19.某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M*8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是（）。 A.22位 B.23位 C.25位 D.26位按字节编址，64MB的主存地址空间，故而MAR的寻址范围是64M，故而是26位。而实际的主存的空间不能代表MAR的位数20.若内存地址区间为4000H~43FFH，每个存储单元可存储16位二进制数，该内存区域用4片存储器芯片构成，则构成该内存所用的存储器芯片的容量是（）。 A.512*16bit B.256*8bit C.256*16bit D.1024*8bit【C】43FF-4000+1=400H，即内存区域为1K个单元，总容量为1K×16。现有4片存储芯片构成，则芯片容量为256×16bit21.假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（）。 A.5% B.9.5% C.50% D.95%【D】命中率=Cache命中的次数/所有访问次数，有了这个公式这道题就很容易计算出答案。要注意的一点是仔细审题，题中说的是缺失50次，而不是命中50次。仔细审题是做对题的第一步22.闪速存储器能提供高性能、低功耗、高可靠性以及A.__瞬间启动____能力，因此作为B.__固态盘____用于便携式电脑中。23.主存储器的性能指标主要是A.__存储容量____、B.__存储时间____、存储周期和存储器带宽。24.CPU能直接访问A._cache_____和B.__主存____,但不能直接访问磁盘和光盘。25.广泛使用的A.___SRAM___和B.___DRAM___都是半导体随机读写存储器，前者的速度比后者快，但集成度不如后者高。它们共同的缺点是C.__断电后不能保存信息____。26.什么是闪速存储器？它有哪些特点？解：闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看，它属于ROM型存储器，但是它又可随机改写信息；从功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。闪速存储器的特点：（1）固有的非易失性，（2）廉价的高密度，（3）可直接执行，（4）固态性能。27.存储器容量为32字，字长64位，模块数m=8，用交叉方式进行组织。存储周期T=200ns,数据总线宽度为64位，总线传输周期τ=50ns。问该存储器的带宽是多少？解：连续读出m=8个字的信息量是：q=64位×8=512位连续读出8个字所需的时间是：t=T+（m–1）τ=200+7×50=5.5×10-7s交叉存储器的带宽是:W=q/t=512/（5.5×10-7s）≈93×107位/s28.有一个1024K×32位的存储器，由128K×8位的DRAM构成。问：（1）总共需要多少DRAM芯片（2）采用异步刷新，如果单元刷新间隔不超过8ms，则刷新信号周期是多少？解：（1）DRAM芯片容量为128K×8位=128KB存储器容量为1024K×32位=1024K×4B=4096KB所需芯片数4096KB÷128KB=32片（2）对于128K×8位的DRAM片子，选择一行地址进行刷新，取刷新地址A8—A0，则8ms内进行512个周期的刷新。按此周期数，512×4096=128KB，对一行上的4096个存储元同时进行刷新。采用异步刷新方式刷新信号的周期为8ms÷512=15.6μs29.提高存储器速度可采用哪些措施，请说出至少五种措施。答：=1\*GB3①采用cache；=2\*GB3②采用高速器件；=3\*GB3③采用多体交叉存储器；=4\*GB3④采用双端口存储器；=5\*GB3⑤采用相联存储器；=6\*GB3⑥加长存储器字长。30.用16k×8位的SRAM芯片构成64K×16位的存储器，要求画出该存储器的组成逻辑框图。答：存储器容量为64K×16位，其地址线为16位（A15—A0），数据线也是16位（D15—D0）SRAM芯片容量为16K×8位，其地址线为14位，数据线为8位，因此组成存储器时须字位同时扩展。字扩展采用2：4译码器，以16K为一个模块，共4个模块。位扩展采用两片串接。图C1.131.用64K*1位的DRAM芯片构成256k*8位的存储器，假定芯片内部只有一个位平面。回大如下问题：（1）计算所需芯片数（2）采用异步刷新方式，如每单元刷新间隔不超过2ms，则刷新信号周期是多少？（3）如采用集中刷新方式，存储器刷新一次需要用多少读/写周期？第四章指令系统1.用于对某个存储器中操作数的寻址方式称为______寻址。A.直接B.间接C.寄存器直接D.寄存器间接2.程序控制类指令的功能______。A.进行算术运算和逻辑运算B.进行主存和CPU之间的数据传送C.进行CPU和I/O设备之间的数据传送D.改变程序执行的顺序3.单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常需采用______。A．堆栈寻址方式B．立即寻址方式C．隐含寻址方式D．间接寻址方式4.指令系统中采用不同寻址方式的目的是（）。 A.提供扩展操作码的可能并降低指令译码难度 B.可缩短指令字长，扩大寻址空间，提高编程的灵活性 C.实现程序控制 D.三者都正确5.某机器指令字长为16位，主存按字节编址，取指令时，每取一个字节PC自动加1。当前指令地址为2000H，指令内容为相对寻址的无条件转移指令，指令中的形式地址为40H。那么取指令后及指令执行后PC内容为（）。 A.2000H，2042H B.2002H，2040H C.2002H，2042H D.2000H，2040H6.在指令的地址字段中，直接指出操作数本身的寻址方式，称为______。A.隐含寻址B.立即寻址C.寄存器寻址D.直接寻址7.下列关于ＲＩＳＣ说法中，错误的是（）。 A.ＲＩＳＣ普遍采用微程序控制器 B.ＲＩＳＣ大多数指令在一个时钟周期内完成 C.ＲＩＳＣ的内部通用寄存器数量相对ＣＩＳＣ多 D.ＲＩＳＣ的指令数、寻址方式和指令合适种类相对于ＣＩＳＣ少8.假设寄存器R中的数值为200，主存地址为200和300的地址单元中存放的内容分别为300和400，则（）方式下访问到的操作数为200。 A.直接寻址200 B.寄存器间接寻址（R） C.存储器间接寻址（200） D.寄存器寻址R9.指令格式是指令用A._二进制代码__表示的结构形式,通常格式中由操作码字段和B.__地址码____字段组成。10.条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于A.__程序控制____类指令，11.这类指令在指令格式中所表示的地址不是B.__操作数____的地址，而是C.__下一条指令____的地址。RISC机器一定是A.___流水____CPU,但后者不一定是RISC机器,奔腾机属于B.__CISC_机器。12.堆栈是一种特殊的A.___数据___寻址方式，它采用B.___先进后出___原理。按构造不同，分为寄存器堆栈和C.___存储器___堆栈。13.若机器字长36位，采用三地址格式访存指令，共完成54种操作，操作数可在1K地址范围内寻找，画出该机器的指令格式。答：操作码需用6位，操作数地址码需用10位。格式如下6101010OPD1D2D3OP:操作码6位D1：第一操作数地址，10位D2：第二操作数地址，10位D3：第三操作数地址，10位14.用16k×8位的SRAM芯片构成64K×16位的存储器，要求画出该存储器的组成逻辑框图。答：存储器容量为64K×16位，其地址线为16位（A15—A0），数据线也是16位（D15—D0）SRAM芯片容量为16K×8位，其地址线为14位，数据线为8位，因此组成存储器时须字位同时扩展。字扩展采用2：4译码器，以16K为一个模块，共4个模块。位扩展采用两片串接。图C1.115.指令格式结构如下所示，试分析指令格式特点。1512119865320OP寻址方式寄存器寻址方式寄存器源地址目标地址答：（1）OP字段指定16种操作（2）单字长二地址指令（3）每个操作数可以指定8种寻址方式（4）操作数可以是RR型、RS型、SS型16.若机器字长36位，采用三地址格式访存指令，共完成54种操作，操作数可在1K地址范围内寻找，画出该机器的指令格式。答：操作码需用6位，操作数地址码需用10位。格式如下6101010OPD1D2D3OP:操作码6位D1：第一操作数地址，10位D2：第二操作数地址，10位D3：第三操作数地址，10位第五章中央处理器1.为了便于实现多级中断，保存现场信息最有效的方式是采用______。A.通用寄存器B.堆栈C.存储器D.外存2.描述流水CPU基本概念中，正确表述的句子是______。A.流水CPU是以空间并行性为原理构造的处理器B.流水CPU一定是RISC机器C.流水CPU一定是多媒体CPUD.流水CPU是一种非常经济而实用的时间并行技术3.由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用______来规定。A．主存中读取一个指令字的最短时间B．主存中读取一个数据字的最长时间C．主存中写入一个数据字的平均时间D．主存中取一个数据字的平均时间4.微程序控制器中，机器指令与微指令的关系是______。A．每一条机器指令由一般微指令编成的微程序来解释执行B．每一条机器指令由一条微指令来执行C．一段机器指令组成的程序可由一条微指令来执行D．一条微指令由若干条机器指令组成5.指令周期是指______。A．CPU从主存取出一条指令的时间B．CPU执行一条指令的时间C．CPU从主存取出一条指令加上执行这条指令的时间D．时钟周期时间6.中断向量地址是______。A．子程序入口地址B．中断服务例行程序入口地址C．中断服务例行程序入口地址的指示器D．中断返回地址7.CPU主要包括______。A.控制器B.控制器、运算器、cacheC.运算器和主存D.控制器、ALU和主存1.下列寄存器中，汇编语言程序员可见的是（）A.存储器地址寄存器(MAR)

B.程序计数器(PC)

C.存储区数据寄存器(MDR)

D.指令寄存器(IR)5.在一条无条件跳转指令的指令周期内，PC的值被修改（）次A.1 B.2

C.3 D.无法确定7.以下关于计算机系统中的概念，正确的是（）。Ⅰ.CPU中不包含地址译码器Ⅱ.CPU中程序计数器中存放的是操作数地址Ⅲ.CPU中决定指令执行顺序的是程序计数器 Ⅳ.在CPU中状态寄存器对用户是完全透明的 A.Ⅰ、Ⅲ B.Ⅲ、Ⅳ C.Ⅱ、Ⅲ、Ⅳ D.Ⅰ、Ⅲ、Ⅳ8.计算机工作的最小时间周期是（）。 A.时钟周期 B.指令周期 C.CPU周期 D.工作脉冲9.由于CPU内部操作速度较快，而CPU访问一次存储器的时间较长，因此机器周期通常由

（）来确定。 A.指令周期

B.存取周期

C.间址周期

D.中断周期

10.计算机的执行速度与（）有关。 A.主频

B.主频、平均机器周期

C.主频、平均机器周期

和平均指令周期

D.都不对

11.硬布线控制器与微程序控制器相比（）。 A.硬布线控制器的时序系统比较简单 B.微程序控制器的时序系统比较简单 C.两者的时序系统复杂程度相同 D.可能是硬布线控制器的时序系统比较简单，也可能是微程序控制器的时序系统比较简单12.微程序控制器中，控制部件向执行部件发出的某个控制信号称（）

A．微程序

B．微指令

C．微操作

D．微命令

13.下列描述流水CPU基本概念正确的句子是（）。 A.流水CPU是以空间并行性为原理构造的处理器 B.流水CPU一定是RISC机器 C.流水CPU一定是多媒体CPU D.流水CPU是一种非常经济而实用的时间并行技术14.某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的

缓存时间）分别是90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是

（）。

A．90ns

B.80ns

C.70ns

D.60ns15.说明指令周期、机器周期、时钟周期之间的关系。答：指令周期是指取出并执行一条指令的时间，指令周期常常用若干个CPU周期数来表示；CPU周期也称为机器周期；而一个CPU周期又包含若干个时钟周期（也称节拍脉冲或T周期）。16.CPU结构如图所示，其中一个累加寄存器AC，一个状态条件寄存器和其它四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。(1)标明图中四个寄存器的名称。(2)简述指令从主存取到控制器的数据通路。(3)数据在运算器和主存之间进行存/取访问的数据通路。答：（1）a为数据缓冲寄存器DR，b为指令寄存器IR，c为主存地址寄存器AR，d为程序计数器PC；（2）PC→AR→主存→缓冲寄存器DR→指令寄存器IR→操作控制器（3）存储器读：M→DR→ALU→AC存储器写：AC→DR→M17.举出三种中断向量产生的方法。答：（1）由编码电路直接产生；（2）由硬件产生一个“偏移量”再加上CPU某寄存器里存放的基地址；（3）向量地址转移法：由优先级编码电路产生对应的固定地址码，其地址中存放的是转移指令通过转移指令可以转入设备各自的中断服务程序入口。18.用时空图法证明流水CPU比非流水CPU具有更高的吞吐率。解：S1S2S3S4WBEXIDIFWBEXIDIF入→(a)指令周期流程图C4.1时空图法：假设指令周期包含四个子过程：取指令（IF）、指令译码（ID）、执行运算（EX）、结果写回（WB），每个子过程称为过程段（Si），这样，一个流水线由一系列串连的过程段组成。在统一时钟信号控制下，数据从一个过程段流向相邻的过程段。 图C4.1（b）表示非流水CPU的时空图。由于上一条指令的四个子过程全部执行完毕后才能开始下一条指令，因此每隔4个单位时间才有一个输出结果，即一条指令执行结束。图C4.1（c）表示流水CPU的时空图。由于上一条指令与下一条指令的四个过程在时间上可以重叠执行，因此，当流水线满载时，每一个单位时间就可以输出一个结果，即执行一条指令。比较后发现：流水CPU在八个单位时间中执行了5条指令，而非流水CPU仅执行2条指令，因此流水CPU具有更强大的数据吞吐能力。19.指令和数据均存放在内存中，CPU如何从时间和空间上区分它们是指令还是数据？答：从时间上讲，取指令时间发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出指令流流向控制器（指令寄存器），从内存读出数据流流向运算器（通用寄存器）。20.CPU响应中断应具备哪些条件？解：(1)在CPU内部设置的中断屏蔽触发器必须是开放的。(2)外设有中断请求时，中断请求触发器必须处于“1”状态，保持中断请求信号。(3)外设（接口）中断允许触发器必须为“1”，这样才能把外设中断请求送至CPU。(4)当上述三个条件具备时，CPU在现行指令结束的最后一个状态周期响应中断。答：四条件：（1）有中断请求INTR；（2）CPU允许中断（IF=1）；（3）无DMA请求DMAR;（4）一条指令执行结束。第六章总线1.同步控制是______。A．只适用于CPU控制的方式B．只适用于外围设备控制的方式C．由统一时序信号控制的方式D．所有指令控制时间都相同的方式2.异步控制常用于______作为其主要控制方式。A．在单总线结构计算机中访问主存与外围设备时B．微型机的CPU控制中C．组合逻辑控制的CPU中D．微程序控制器中3.从信息流的传送效率来看，______工作效率最低。A．三总线系统吞吐量最强B．单总线系统C．双总线系统D．多总线系统4.系统总线中地址线的功能是______。A.用于选择主存单元地址B.用于选择进行信息传输的设备C.用于选择外存地址D.用于指定主存和I/O设备接口电路的地址5.多总线结构的计算机系统采用______方法，对提高系统的吞吐率最有效。A．多口存储器B．提高主存的速度C．交叉编址多模存储器D．高速缓冲存储器6.在总线上，同一时刻（）。A.只能有一个主设备控制总线传输操作B.只能有一个从设备控制总线传输操作C.只能有一个主设备和一个从设备控制总线传输操作D.可能有多个主设备控制总线传输操作7.系统总线是用来连接（）。 A.寄存器和运算器部件 B.运算器和控制器部件 C.CPU、主存和外部设备 D.接口和外部设备8.在某计算机系统中，各个主设备得到总线使用权的机会基本相等，则该系统采用的总线判优控制方式可能是（）。Ⅰ.链路查询方式 Ⅱ.计数器定时查询方式 Ⅲ.独立请求方式 A.只能Ⅰ，其余都不可能 B.Ⅱ和Ⅲ都有可能，Ⅰ不可能 C.只能Ⅱ，其余都不可能 D.Ⅰ、Ⅱ、Ⅲ都有可能9.下列选项中的英文缩写均为总线标准的是（） A.PCI、CRT、USB、EISA

B.ISA、CPI、VESA、EISA C.ISA、SCSI、RAM、MIPS

D.ISA、EISA、PCI、PCI-Express10.下列总线标准中是串行总线的是

（）

A.PCI B.USB C.EISA

D.ISA11.下列不属于计算机局部总线的是（）。 A.VESA B.PCI C.AGP D.ISA系统总线12.下列关于USB总线特征的描述中，错误的是（） A.可实现外设的即插即用和热插拔

B.可通过级联方式连接多级外设 C.是一种通信总线，可连接不同外设 D.同时可传输2位数据，数据传输率高13.为了解决多个A.__主设备____同时竞争总线B._控制权__，必须具有C.总线仲裁_部件。14.总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议，画出读数据的同步时序图。答：分五个阶段：总线请求，总线仲裁，寻址（目的地址），信息传送，状态返回（或错误报告）。时序图：图C3.315.说明总线结构对计算机系统性能的影响。答：（1）最大存储容量单总线系统中，最大内存容量必须小于由计算机字长所决定的可能的地址总线。双总线系统中，存储容量不会受到外围设备数量的影响（2）指令系统双总线系统，必须有专门的I/O指令系统单总线系统，访问内存和I/O使用相同指令（3）吞吐量总线数量越多，吞吐能力越大16.某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个时钟周期，总线时钟频率为33MHz，求总线带宽是多少？解：设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个周期传送的数据量用D表示，根据总线带宽定义，有：Dr=D/T=D×f=4B×33×106/s=132MB/s17.何谓“总线仲裁”？一般采用何种策略进行仲裁，简要说明它们的应用环境。解：连接到总线上的功能模块有主动和被动两种形态。主方可以启动一个总线周期，而从方只能响应主方的请求。每次总线操作，只能有一个主方占用总线控制权，但同一时间里可以有一个或多个从方。除CPU模块外，I/O功能模块也可以提出总线请求。为了解决多个主设备同时竞争总线控制权，必须具有总线仲裁部件，以某种方式选择其中一个主设备作为总线的下一次主方。一般来说，采用优先级或公平策略进行仲裁。在多处理器系统中对CPU模块的总线请求采用公平原则处理，而对I/O模块的总线请求采用优先级策略。18.试画出三总线系统的结构图。答：I/O接口I/O接口IOP（通道）CPU三总线结构如下图所示：I/O接口I/O接口IOP（通道）CPU系统总线内存中线内存内存总线内存中线内存I/O总线图C1.2第七章输入/输出系统1.在集中式总线仲裁中,______方式对电路故障最敏感。A.链式查询B.计数器定时查询C.独立请求2.周期挪用方式多用于______方式的输入输出中。A.DMAB.中断C.程序传送D.通道3..CRT的颜色数为256色，则刷新存储器每个单元的字长是______。A．256位B．16位C．8位D．7位4.当采用______对设备进行编址情况下，不需要专门的I/O指令组。A．统一编址法B．单独编址法C．两者都是D．两者都不是5.计算机的外围设备是指______。A．输入/输出设备B．外存储器C．远程通信设备