数字章记忆单元电路

数字章记忆单元电路第一页，共五十一页，编辑于2023年，星期六时序逻辑电路的结构及特点时序逻辑电路————任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路原来的输出状态有关。时序电路的结构特点：（1）含有记忆单元（最常用的是触发器）。（2）具有反馈通道。记忆单元X1XiZ1ZjQ1QmD1Dm…………输入信号信号输出触发器触发器输入信号输出信号CP逻辑门第二页，共五十一页，编辑于2023年，星期六

5.1锁存器一、用与非门组成的RS锁存器

1．电路结构:由两个与非门交叉连接而成。置0端置1端低电平有效互补输出端第三页，共五十一页，编辑于2023年，星期六Qn+1RS功能Qn功能表011100置000R称为置0输入端低电平有效0101100111010001置0端置1端0态2.逻辑功能第四页，共五十一页，编辑于2023年，星期六Qn+1RS功能Qn功能表100011置111S称为置1输入端低电平有效010110011101000100置0置0端置1端1态第五页，共五十一页，编辑于2023年，星期六Qn+1RS功能Qn功能表01置0000110置111011111100011Qn+1＝Qn保持0001置0端置1端01第六页，共五十一页，编辑于2023年，星期六Qn+1RS功能Qn功能表01置0000110置11101110011011011Qn+1＝Qn保持00不定××01？？置0端置1端低电平有效第七页，共五十一页，编辑于2023年，星期六3.波形分析

例

在用与非门组成的RS锁存器中，设初始状态为0，已

知输入R、S的波形图，画出两输出端的波形图。10第八页，共五十一页，编辑于2023年，星期六逻辑功能：100011Qn+1RS功能Qn功能表01置1110110置000011101××不定00保持0101二．用或非门组成的基本RS触发器置1输入端S——高电平有效。置0输入端R——高电平有效。置1端置0端互补输出端第九页，共五十一页，编辑于2023年，星期六波形分析：

逻辑符号：高电平有效10第十页，共五十一页，编辑于2023年，星期六三、门控RS锁存器

给锁存器加一个使能信号E，只有在E有效时，锁存器状态才能改变，E无效时，锁存器保持原状态，这种电路称为门控锁存器。

1．电路结构上升沿触发QQ1S1RC1E置0端置1端互补输出端使能信号端&&GGQQ12&&RSE3G4G第十一页，共五十一页，编辑于2023年，星期六

当E＝0时，控制门G3、G4关闭，锁存器的状态保持不变。当E＝1时，G3、G4打开，其输出状态由R、S端的输入信号决定。Qn+1RS功能Qn功能表0101置111011010置00001111101××不定0000保持01012．工作原理&&GGQQ12&&RSE3G4G第十二页，共五十一页，编辑于2023年，星期六

波形图

已知门控RS锁存器的输入波形，画出输出波形图。R、S控制状态转换的方向；E控制状态转换的时段。10高电平有效高电平有效SREQQ1S1RC1E第十三页，共五十一页，编辑于2023年，星期六四、门控D锁存器1.结构与功能：设：D=111010设：D=001010RSQ=1Q=0&GQ4QDG3&G6512&&1G1EGG0011D0101Qn0011Qn+1输出状态同D状态

功能D锁存器的功能表第十四页，共五十一页，编辑于2023年，星期六五．门控锁存器存在的问题——空翻

有效翻转

空翻在许多时序电路中，一个E信号周期内，只允许Q发生一次有效翻转，这个翻转出现在E信号的上升沿或下降沿。0&&GGQQ12&&RSE3G4GRSE第十五页，共五十一页，编辑于2023年，星期六从逻辑功能来分：RS触发器

JK触发器

D触发器

T触发器

T′触发器从结构来分：TTL主从触发器

CMOS主从边沿触发器维持阻塞边沿触发器触发器的分类触发器：只在时钟信号跳变沿改变状态且没有空翻的记忆单元称为触发器第十六页，共五十一页，编辑于2023年，星期六5.2触发器由两级门控RS锁存器串联组成。CP

与CP’互补，使两个锁存器轮流工作。一、主从RS触发器

1．电路结构第十七页，共五十一页，编辑于2023年，星期六第十八页，共五十一页，编辑于2023年，星期六012．工作原理Qn+1RS功能Qn功能表0101置111011010置00001111101××不定0000保持0101主从触发器的触发翻转分为两个节拍：

（1）当CP＝1时，CP’＝0，

“主”开“从”闭（2）当CP

时，即CP＝0、CP’＝1。

“从”开“主”闭101010

主从RS触发器的符号：下降沿触发第十九页，共五十一页，编辑于2023年，星期六RSCP

有效翻转00下降沿触发（1）触发器的翻转时刻发生在时钟脉冲的下降沿（2）判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态。3．克服空翻的原理：第二十页，共五十一页，编辑于2023年，星期六4．触发器功能的几种表示方法

（2）特性方程由功能表→特性方程：Qn+1RS功能Qn功能表0101置111011010置00001111101××不定0000保持0101（约束条件）（1）功能表第二十一页，共五十一页，编辑于2023年，星期六（3）状态转换图

状态转换图-------体现触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。Qn+1RS功能Qn功能表0101置111011010置00001111101××不定0000保持0101第二十二页，共五十一页，编辑于2023年，星期六

（4）驱动表

驱动表是用表格的方式表示触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。00011011Qn→Qn+1×001100×RS

RS触发器的驱动表

Qn+1RS功能Qn功能表0101置111011010置00001111101××不定0000保持0101第二十三页，共五十一页，编辑于2023年，星期六

(5)波形图

已知同步RS触发器的输入波形，画出输出波形图。第二十四页，共五十一页，编辑于2023年，星期六二、主从JK触发器RS触发器的缺点：有约束条件1．电路结构S=JQR=KQ第二十五页，共五十一页，编辑于2023年，星期六2．逻辑功能Qn+1JK功能QnJK触发器功能表0101输出状态同J状态00011010输出状态同J状态1101111101100000Qn＋1=Qn0101Qn＋1=Qn主从JK触发器下降沿触发第二十六页，共五十一页，编辑于2023年，星期六3．JK触发器逻辑功能的几种表示方法(1）功能表：（2）特性方程：Qn+1JK功能QnJK触发器功能表0101输出状态同J状态00011010输出状态同J状态1101111101100000Qn＋1=Qn0101Qn＋1=Qn第二十七页，共五十一页，编辑于2023年，星期六（3）状态转换图（4）驱动表00011011Qn→Qn+10×1××1×0JK

JK触发器的驱动表

Qn+1JK功能QnJK触发器功能表0101输出状态同J状态00011010输出状态同J状态1101111101100000保持0101Qn=Qn第二十八页，共五十一页，编辑于2023年，星期六例

已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。在画主从触发器的波形图时，应注意以下两点：（1）触发器的翻转时刻发生在时钟脉冲的触发沿（这里是下降沿）61KCPJ5423（2）判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态。(4)波形图0第二十九页，共五十一页，编辑于2023年，星期六三．主从T触发器和T’触发器将JK触发器的J和K相连作为T输入端就构成了T触发器。T触发器特性方程：00011011T

Qn0110Qn+1功能

T触发器的功能表

Qn+1=QnQn+1=Qn第三十页，共五十一页，编辑于2023年，星期六

当T触发器的输入端为T=1时，称为T’触发器。T’触发器的特性方程：计数状态CPQ1CP01Qn10

Qn+1功能

T’触发器的功能表

Qn+1=Qn第三十一页，共五十一页，编辑于2023年，星期六干扰信号4．主从JK触发器存在的问题——一次变化现象例5.2.2

已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。01010111101010101由此看出，主从JK触发器在CP=1期间，主触发器只变化（翻转）一次，这种现象称为一次变化现象。0011000第三十二页，共五十一页，编辑于2023年，星期六1．结构及工作原理门控D锁存器具有D的逻辑功能，且为上升沿触发。但有空翻现象。RS四、维持—阻塞边沿D触发器门控D锁存器0011D0101Qn0011Qn+1输出状态同D状态

功能D触发器的功能表第三十三页，共五十一页，编辑于2023年，星期六3LL3称为置0维持线。L1称为置1维持线。L2称为置0阻塞线。维持—阻塞边沿D触发器

为了克服空翻，在原电路的基础上引入三根反馈线。第三十四页，共五十一页，编辑于2023年，星期六0011001①置0。设：D=0L3称为置0维持线。01第三十五页，共五十一页，编辑于2023年，星期六11001101②

置1。设：D=100L1称为置1维持线。L2称为置0阻塞线。

可见，引入了维持线和阻塞线后，使触发器克服了空翻。该触发器在CP上升沿触发翻转，并且，CP上升沿前一瞬间的D信号决定输出状态（具有边沿触发的特点）。C1∧QQ1D上升沿触发第三十六页，共五十一页，编辑于2023年，星期六2．D触发器的逻辑功能D触发器的特性方程为：Qn+1=D0011D0101Qn0011Qn+1输出状态同D状态

功能D触发器的功能表第三十七页，共五十一页，编辑于2023年，星期六D触发器的状态转换图：00011011Qn→Qn+10101D

D触发器的驱动表

0011D0101Qn0011Qn+1输出状态同D状态

功能D触发器的功能表第三十八页，共五十一页，编辑于2023年，星期六例：已知维持—阻塞D触发器的输入波形，

画出输出波形图。解：在画波形图时，应注意以下两点：（1）触发器的触发翻转时刻发生在CP的上升沿。（2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。第三十九页，共五十一页，编辑于2023年，星期六3.触发器的直接置0和置1端（预置初始状态）

RD——直接置0端，低电平有效；SD——直接置1端，低电平有效。RD和SD不受CP和D信号的影响，具有最高的优先级。RDSDQn+100不定01010111弃权000111110RDC1S∧QSRQD1D&GQ54QQDG34Q&G65Q6Q12&&&3G&CPGGSDRD直接置0端直接置1端低电平有效第四十页，共五十一页，编辑于2023年，星期六二、CMOS主从结构的边沿触发器1．电路结构:由CMOS逻辑门和CMOS传输门组成由于引入了传输门，该电路虽为主从结构，却没有一次变化问题，具有边沿触发器的特性。第四十一页，共五十一页，编辑于2023年，星期六2．工作原理触发器的触发翻转分为两个节拍：（1）当CP正跳变后，TG1开通，TG2关闭。主触发器接收D信号。同时，TG3关闭，TG4开通，从触发器保持原状态不变。（2）当CP负跳变后，TG1关闭，TG2开通，主触发器自保持。同时，TG3开通，TG4关闭，从触发器接收主触发器的状态。设：D=1（原状态Q=0）0111011010若把所有传输门的控制信号对换，就可改为上升沿翻转。特点：CP下降沿触发翻转，次态取决于下降沿前一瞬间的输入D。第四十二页，共五十一页，编辑于2023年，星期六3．带有RD端和SD端的

CMOS触发器SD和RD均为高电平有效,异步(直接)清零,异步(直接)置1.第四十三页，共五十一页，编辑于2023年，星期六5.3集成锁存器与触发器一、集成触发器举例1．TTL主从JK触发器74LS72特点：（1）有3个J端和3个K