微机原理第五章存储器的扩展_第1页
微机原理第五章存储器的扩展_第2页
微机原理第五章存储器的扩展_第3页
微机原理第五章存储器的扩展_第4页
微机原理第五章存储器的扩展_第5页
已阅读5页,还剩41页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

微机原理第五章存储器的扩展第一页,共四十六页,编辑于2023年,星期六学习内容

对于一些较大的应用系统,需要扩展一些外围芯片,以补充片内硬件资源的不足。本章主要介绍存储器的扩展。概述地址的锁存地址的译码外部存储器的扩展方法

第二页,共四十六页,编辑于2023年,星期六第一节:概述一、片外总线结构三总线结构形式:当系统要求扩展时,为了便于与各种芯片相连接,应把单片机外部连线变为一般微机所具有的三总线结构形式:地址总线、数据总线、控制总线MCS-51系列单片机的片外引脚可构成下图所示的三总线结构,所有的外围芯片都将通过这三总线进行扩展。

第三页,共四十六页,编辑于2023年,星期六三总线结构第四页,共四十六页,编辑于2023年,星期六1.数据总线DB:宽度8位,由P0口提供,三态双向口,单片机与外部交换的所有信息,几乎都通过P0口传送。是应用系统中使用最频繁的通道。片外多个扩展芯片的数据线采用并联方式连接在数据总线上,而在某一时刻只有端口地址与单片机发出的地址相符的芯片才能与单片机进行通信。2.地址总线AB:宽度16位,寻址范围216=64K字节。低8位A7~A0由P0口经地址锁存器提供。高8位Al5~A8

由P2口直接提供。P0、P2口在系统扩展中用作地址线后,便不能再作为一般I/0口使用。

第五页,共四十六页,编辑于2023年,星期六3.控制总线CB:包括片外系统扩展用控制线和片外信号对单片机的控制线。(1)WR、RD:片外数据存储器的读/写控制。执行MOVX时,这两个信号分别自动生成。(2)PSEN:片外程序存储器的读控制。执行MOVC时,该信号自动生成。(3)ALE:锁存P0口输出的低8位地址的控制线。ALE在P0口输出地址期间,用下降沿控制锁存器对地址进行锁存,该信号自动生成。(4)EA:选择片内、片外程序存储器。

0:片外程序存储器。

1:片内程序存储器。第六页,共四十六页,编辑于2023年,星期六二、系统扩展能力

地址线16位,容量64KB,地址0000H~FFFFH。片外RAM和ROM的访问使用不同的指令及控制信号,允许两者地址重合。

对于有片内ROM的单片机,片内ROM与片外ROM的访问使用相同的操作指令,对两者的选择则靠硬件来实现。EA=0时,选择片外程序存储器,即无论片内有无程序存储器,片外程序存储器的地址可从0000H开始EA=l时,选片内程序存储器,若片内程序存储器容量为4KB,则其地址为0000H~0FFFH,片外程序存储器地址只能从1000H开始。第七页,共四十六页,编辑于2023年,星期六为了应用系统的需要而扩展的I/O口、A/D、D/A转换口及定时/计数器均是与片外数据存储器统一编址的。即通常把64KB的外部数据存储器空间的一部分作为扩展I/O端口的地址空间,每一个I/O口相当于一个数据存储单元,CPU如同访问外部数据存储器一样访问扩展I/O口,对其进行读写操作。第八页,共四十六页,编辑于2023年,星期六三、常用存储器芯片

1、程序存储器:存放程序代码和常数 由于单片机的应用系统通常是专用的微机系统,一经开发研制完毕,其软件也就定型,所以常用半导体只读存储器(ReadOnlyMemory,缩写为ROM)作为单片机的程序存储器。第九页,共四十六页,编辑于2023年,星期六根据写入或擦除方式的不同,ROM分为5种(1)

掩膜ROM由芯片生产厂家用最后一道掩膜工艺来写入信息的,用户不能再作更改,如8051的内部ROM。掩膜ROM集成度高,成本低,适合用于大批量生产。(2)

可编程ROM(PROM)芯片出厂前未写入信息,由用户自行写入(即编程),在专用的编程器上进行的。一旦编程后,芯片内容不能再作更改。第十页,共四十六页,编辑于2023年,星期六(3)

紫外线擦除可编程ROM(EPROM)

由用户利用编程器写入信息,其内容可以更改。在紫外线照射下使电路复位,原存信息被擦除,然后重新编程。能反复多次使用。EPROM广泛应用于各种微机系统。通常采用的标准芯片有:2716(2KB)、2732(4KB)2764(8KB)、27128(16KB)27256(32KB)、27512(64KB)。第十一页,共四十六页,编辑于2023年,星期六(4)

电擦除可编程ROM(EEPROM)采用电的方法擦除,能整片擦除,字节擦除,擦除和写入可以在单片机内进行,不需要附加设备,每个字节允许擦写次数目前约1万次。因而比EPROM性能更优越,但价格较高。常用的有两种类型芯片:①+21V写入:2816,2817(2K字节)。②+5V写入:2816A,2817A(2K字节),2864(8K字节)。

第十二页,共四十六页,编辑于2023年,星期六(5)

快擦写型存储器(FlashMemory)

一种新型的可擦除、非易失性存储器。它既有EPROM价格低、集成度高的优点,又有EEPROM电可擦除和写入的特性。其擦除和写入的速度比EEPROM快得多,目前商品化的FlashMemory已做到允许擦写次数达10万次。这种存储器具有很好的应用前景。

第十三页,共四十六页,编辑于2023年,星期六2、数据存储器:功能:存储现场采集的原始数据、运算结果。需要经常进行读写操作,所以通常采用半导体读写存储器,即随机存取存储器(RandomAccessMemory)

RAM作为片外数据存储器。EEPROM也可用作片外数据存储器。第十四页,共四十六页,编辑于2023年,星期六MOS型RAM按基本存储电路的结构和特性分4类

(1)

静态RAM(SRAM)

基本存储单元是MOS双稳态触发器。一个触发器可以存储一位二进制信息。SRAM能可靠地保持所存信息。常用的芯片有6116(2K字节),6264(8K字节)。SRAM芯片集成度较低,功耗较大,电路连接简单,断电信息丢失(易失性),常用于存储容量较小的微机应用系统第十五页,共四十六页,编辑于2023年,星期六(2)

动态RAM(DRAM)

利用MOS管的栅极和源极之间的电容来保存信息。由于栅源极间电容的电荷量会逐渐泄漏,因此需要由CPU按一定时间(如1~2ms)将所有存入的信息逐个读出来,经放大后再写回去,以保持原来的信息不变。这一操作称为动态存储器的刷新。为此需要刷新电路和相应的控制逻辑。常用的芯片有2164(64K位)等。DRAM芯片集成度高,功耗小,价格低,但有关电路较复杂,广泛用于存储容量大的微机系统。第十六页,共四十六页,编辑于2023年,星期六(3)

集成RAM(iRAM)

集成RAM(IntegratedRAM,缩写为iRAM),这是一种带刷新逻辑电路的DRAM。由于它自带刷新逻辑,因而简化了与微处理器的连接电路,使用它和使用SRAM一样方便,常用的芯片有2186第十七页,共四十六页,编辑于2023年,星期六(4)

非易失性RAM(NVRAM)

非易失性RAM(Non-VoIatileRAM,缩写为NVRAM),其存储体由SRAM和EEPROM两部分组合而成。正常读写时,SRAM工作。当要保存信息时(如电源掉电),控制电路将SRAM的内容复制到EEPROM中保存。存入EEPROM中的信息又能够恢复到SRAM中。NVRAM既能随机存取,又具有非易失性,适合用于需要掉电保护的场合。目前芯片容量还不能做得很大,另外由于EEPROM的擦写次数有限制,因而影响NVRAM的使用寿命。

第十八页,共四十六页,编辑于2023年,星期六第二节:地址的锁存

一、锁存的作用 由于P0口采用分时复用。CPU先从P0口输出低八位地址,从P2口输出高八位地址,选择访问的单元,再从P0口读写数据。所以,应通过地址锁存器把P0口首先输出的低八位地址锁存起来。ALE是锁存命令,P0输出的地址8位在ALE的下降沿送入地址锁存器。地址锁存器的输出作为地址总线低8位A7~A0。

第十九页,共四十六页,编辑于2023年,星期六二、地址锁存器

地址锁存器通常使用TTL芯片74LS373。它是带有三态门的8D锁存器,双列直插20引脚三态门使能端:8D锁存器控制端输出端输入端第二十页,共四十六页,编辑于2023年,星期六74LS373可看做两部分:

锁存器、三态门G:8D锁存器控制端。1:直通,即Qi’=Di。1变0时,数据被锁存,输出端Qi’不再随输入端的变化而变化,而一直保持锁存前的值不变。

OE:三态门使能端。0:三态门输出为标准TTL电平;1:三态门输出高阻态;第二十一页,共四十六页,编辑于2023年,星期六74LS373的逻辑功能表

第二十二页,共四十六页,编辑于2023年,星期六74LS373与单片机的连接方法

第二十三页,共四十六页,编辑于2023年,星期六第三节:地址的译码

某存储器芯片地址线:11根A10~A0

,空间2K。2K地址空间在微处理器的内存空间64K中被分配在什么位置,这由高位地址线A11~A15产生的该芯片的片选信号CS来决定。当存储器芯片多于一片时,为了避免误操作,必须利用片选信号来分别确定各芯片的地址分配。产生片选信号的方式不同,存储器的地址分配也就不同。片选方式有线选和译码二种第二十四页,共四十六页,编辑于2023年,星期六一、线选方式:把一根高位地址线直接连到存储器芯片的片选端

第二十五页,共四十六页,编辑于2023年,星期六三个芯片的地址分配

第二十六页,共四十六页,编辑于2023年,星期六线选方式的特点:优点:电路连接简单缺点:地址空间不连续(不能充分利用内存空间)、地址重叠。不能充分利用内存空间的原因是:用作片选信号的高位地址线的信号状态得不到充分利用

“地址重叠”:指一个存储单元占有多个地址空间,即不同的地址会选通同一存储单元。第二十七页,共四十六页,编辑于2023年,星期六二、译码方式:可克服线选方式的缺点,通过译码器将高位地址线译码后输出来选通存储器芯片常用的译码器有74LS138(3/8译码器)74LS139(双2/4译码器)74LS154(4/16译码器)等第二十八页,共四十六页,编辑于2023年,星期六74LS138引脚图

第二十九页,共四十六页,编辑于2023年,星期六74LS138真值表

第三十页,共四十六页,编辑于2023年,星期六用译码方式实现片选

第三十一页,共四十六页,编辑于2023年,星期六根据译码器的逻辑关系和存储器的片内寻址范围,三个芯片的地址空间如下

第三十二页,共四十六页,编辑于2023年,星期六译码方式的特点:优点:地址空间连续,且唯一确定,不存在地址重叠现象;能够充分利用内存空间;当译码器输出端留有空余时,便于继续扩展存储器或其它外围器件。缺点:电路连接复杂一些。

第三十三页,共四十六页,编辑于2023年,星期六第四节:外部存储器的扩展方法外部存储器的扩展方法,也就是存储器系统的设计

一、程序存储器的扩展二、数据存储器的扩展第三十四页,共四十六页,编辑于2023年,星期六一、程序存储器的扩展

(一)外部程序存储器的操作时序

第三十五页,共四十六页,编辑于2023年,星期六(二)扩展外部程序存储器电路的连接逻辑电路

第三十六页,共四十六页,编辑于2023年,星期六扩展一片EPROM程序存储器

第三十七页,共四十六页,编辑于2023年,星期六

线选方式扩展多片EPROM第三十八页,共四十六页,编辑于2023年,星期六译码方式扩展多片EPROM第三十九页,共四十六页,编辑于2023年,星期六EPROM#01C000H~DFFFHEPROM#02A000H~BFFFHEPROM#036000H~7FFFHEPROM#10000H~1FFFHEPROM#22000H~3FFFHEPROM#34000H~5FFFH线选方式译码方式采用译码方式扩展2764,最多可以扩展8片2764两种方式的地址范围第四十页,共四十六页,编辑于2023年,星期六二、数据存储器的扩展

(一)读/写时序

第四十一页,共

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论