串行通信接口可靠性的研究 可靠性 接口 通信 研究

串行通信接口可靠性的研究可靠性接口通信研究串行通信接口可靠性的研究论文本文关键词：可靠性，接口，通信，研究，论文

串行通信接口可靠性的研究论文本文简介：摘要:针对目前市场上对电子产品的可靠性要求越来越高的趋势，提出了采用优秀的电路板布局和良好的软件设计来进步通信接口可靠性的方法.首先介绍了进步串行通信系统可靠性的通用系统设计规那么;然后重点介绍了通用串行通信接口的问题和各自的解决方案;最后给出了使用DSP来实现高可靠性串行通信的方案.关键词:串行

串行通信接口可靠性的研究论文本文内容：

摘要:针对目前市场上对电子产品的可靠性要求越来越高的趋势，提出了采用优秀的电路板布局和良好的软件设计来进步通信接口可靠性的方法.首先介绍了进步串行通信系统可靠性的通用系统设计规那么;然后重点介绍了通用串行通信接口的问题和各自的解决方案;最后给出了使用DSP来实现高可靠性串行通信的方案.

关键词:串行通信;噪声;传输线

0引言

由于产品技术性能和构造要求等方面的进步，使得其可靠性问题愈显突出.假设没有可靠性保证，高性能指标是没有任何意义的.国外的电气公司与各种国际机构(如lEE、IEEE等)对可靠性都很重视.而国内的电子厂商对可靠性的重视那么不够，导致大量产品出现返修，在客户现场频频报错，MTBF据统计，降低串行通信接口可靠性的主要原因是电路板布局.串行通信接口主要是边沿触发的状态机，也就是说，每当在时钟线上出现1个有效的边沿时，状态机就被触发.当在串行接口到达有效电压时，那么认为有效沿产生.对于5V电源来说，2.5V为有效电压;

对于3.3V电源来说，1.3V为有效电压.假设串行时钟设置为上升沿触发(在控制存放器中设置)，当串行时钟上的电压由低于有效电压上升到高于有效电压时，有效的触发边沿产生.假设串行时钟设置为下降沿触发，当串行时钟上的电压由高于有效电压下降到低于有效电压时，有效的触发边沿产生.

1串行通信故障类型

1.1串行时钟上的噪声有许多的设计问题会导致串行时钟上的噪声.该噪声会在1个时钟周期内屡次越过时钟上的有效电压，有时具有大的信号反射，引起串行时钟在每个时钟周期内屡次越过有效电压.这样串行通信上的状态机就会在1个时钟周期内2次采样串行数据线，导致采样数据错误.假设进展了适宜的补偿，在每个时钟周期内进展1次数据采样，那么数据正常.下面介绍2种主要的补偿措施.

1)解耦VCC和GND管脚.在每个VCC和GND管脚之间放置一0.1UF电容，这会使串行接口电源免受电源线上干扰的影响.VCC和GND上大的干扰会使处理器程序跳转到不确定的状态，导致处理器死机.

这些电容离VCC和GND管脚越近越好.图1是一种良好的布局，解耦电容离管脚近.

图1良好的布局

2)硬件构造(PCB和布线).

当串行通信线过长时需要采取一些反射补偿措施.

1.2串行数据错误

1)收发数据错误.首先要确定串行通信器件工作正常.假设是收到错误数据，那么有可能是与之通信的设备发送的数据是错误的.假设这样，要确认一下产生的信号为无干扰信号，并且到达了时序要求.串行通信构造如图2所示.

2)数据移位错误.当串行接口2接收到串行接口1发送数据的移位版本时，通常是因为信号的同步问题，即发送了未同步的数据或是因为串行时钟上的噪声.从串行接口1发送到串行接口2的8位数据移位的实例如表1所示.

表1数据移位

3)串行接口没有反响.当串行接口没有使能时，接口信号线为三态中的高阻态.

4)串行端口上无效的电平.当2台设备都想驱动该串行接口时，就会出现无效电平的情况.当1台设备设定端口为高电平而另外1台设备设定端口为低电平时，端口上的电压将会是VCC和GND之间一不确定的值.同时这样也会损害某一设备.

5)端口线上的噪声.

2故障解决方法

DSP的串行接口对系统外的噪声非常敏感.噪声包括信号线上的反射噪声、长传输线的信号质量下降和信号干扰.任何通信接口上的超过3～4英寸的传输线在高频情况下都被看做传输线，必须采取措施降低噪声，否那么将导致接口发送或接收到错误的数据.因此，对于故障的解决，除了良好的电路板布局和设计规那么外，应在信号传输线上增加一串联电阻，并尽量靠近信号的发生端.电阻典型值为20～100Ω，详细值由信号线的长度和信号线的特性阻抗决定.

假设信号线上总的电气延时大于6倍的信号源上升或下降时间，那么该信号需要重新设计.信号线网络的延时粗略计算为0.180ns/inch和2pf/inch.

例1某一信号源驱动6个负载，每个负载8pF，负载为星型连接，最长的传输途径为15英寸.驱动器的输出阻抗为10Ω，信号源的上升和下降时间最大为2ns.

总的信号延时为

0.180×15=2.7ns总的RC负载延时为(8pF×6+15×2pF)×10Ω=0.780ns信号延时与上升时间的比值为3.48ns/2ns=1.74.比值小于6，信号正常.

例2某一信号源驱动6个负载，每个负载8pF，负载为星型连接，最长的传输途径为30英寸.驱动器的输出阻抗为15Ω，信号源的上升和下降时间最大为1ns.

那么总的信号延时为

0.180×30=5.4ns的RC负载延时为(8pF×6+30×2pF)×15Ω=1.62ns信号延时与上升时间的比值为(5.4+1.62)ns/1ns=7.02.比值大于6，信号会引起反射问题，必须重新设计.

对于串联电阻，电阻值应该是PWB特性阻抗减去驱动器的输出阻抗.比方PWB为50Ω，驱动器为10Ω，那么靠近驱动器的串联电阻应该是40Ω.

3实现方案

采用TI公司的DSPTMS320LF2407A来实现串行接口的通信.该DSP包含一高速同步串行IO口，允许长度可编程的串行位流，以可编程的位传输速度移入或移出器件.

采用有延时的上升沿时钟方案，串行接口在上升沿之前的半个周期发送数据，在信号上升沿接收数据，工作于从动形式(通过控制存放器配置).数据从SO-MI引脚移出并且由SIMO引脚输入;CLK作为串行移位时钟的输入.当主控制器的CLK信号为适宜的边沿时，写入到发送存放器的数据将被传送到网络.为了接收数据，串行接口需等待主控制器送出的CLK信号，然后将SIMO引脚上的数据移入到接收存放器.假设从控制器也发送数据，那么必须在CLK信号开始之前把数据写到发送存放器中.以下是串行通信接口的初始化代码:MCRB=MCRB|SET2|SET3|SET4|SET5;//SPI功能IO4完毕语串行通信是目前非常通用的通信方式，它占用较少的IO口线，本钱低.介绍了串行通信常见的一些降低可靠性的设计方法和改良措施.采用所介绍的增加可靠性的措施并且使用了所给出的代码来实现串行通信方案，系统可靠，能使产品的可靠性参数进步到MT-BF=3年.

参考文献

【1】王念旭.DSP根底与应用系统设计[M].北京:北京航空航天大学出版社，2022.

【2