基于arm9-s3c2410数字核心板的硬件设计-毕业论文

东华理工大学毕业设计（论文）PAGE1毕业设计（论文）题目：基于ARM9-S3C2410数字核心板的硬件设计Title：HardwareDesignofDigitalCoreBoardBasedonARM9-S3C2410二零一零年六月摘要三星S3C2410微处理器是一个采用ARM920T内核，高性能、低功耗、低成本的16/32位RISC处理器。基于S3C2410的最小系统核心板是一个独立模块，根据需求它可以直接与用户板模块结合进行速度、快捷、费用合理的开发利用。本课题的主导内容是基于S3C2410的最小系统的核心板的硬件设计，测试部分用到了自行设计的简易测试用底板。硬件部分的设计是应用Protel99SE软件完成的，综合了许多原理图设计思想，进行取优弃弊，结合实际应用的考虑，以功能模块思想作引导，认真核对每一个引脚及其网络连接，采用六层板，通过原理图的绘制，原理图的修改，PCB的布局布线再经过印刷、安装器件形成核心板。该设计自主开发出的核心板，具有低功耗、小体积、低成本、高性能、稳定、低干扰、良好的可观察性的良好特点。可以进行各种需求的教学实验及开发，为我们自己设计的一些仪器提供了良好的核心支持。关键词：ARM9；最小系统；核心板；S3C2410ABSTRACTTheSAMSUNG'sS3C2410A16/32-bitRISCmicroprocessorisaproductdesignedwithcost-effective,low-power,andhigh-performance.TheS3C2410wasdevelopedusinganARM920Tcore.ThecoreboardwithminimumbasedontheS3CTheleadcontentofthistopicisthehardwaredesignofcoreboardwithminimumbasedontheS3C2410testedwithasimpleuserboarddesignedbymyself.Integratingmanyideas,cosideringthepracticalapplication,andbringingessencetogetherfinallythecoreboardwascompletedaftertheschematicisdrewandmodified,thePCBboardisarrangedandrouted,thencomponentsfixedonthesix-lamellarboard.withthesoftwareProtel99SE.Thecoreboardhasadvantagesoflowpowerconsumpution,smallsize,lowcost,highperformance,stability,lowinterferenceandconvenientobservability.Keywords：ARM9;minimumsystem;coreboard;S3C2410东华理工大学毕业设计（论文）基于ARM9-S3C2410的最小系统目录绪论 11.1嵌入式系统的发展及应用 11.1.1嵌入式系统的发展史 11.1.2嵌入式系统的发展现状及未来趋势 11.2课题的意义和内容 31.2.1研究意义 31.2.2课题内容 32．基于ARM9-S3C2410的最小系统 42.1S3C210概述 42.1.1S3C210芯片简介 42.1.2引脚定义 62.1.3引脚信号描述 72.2基于ARM9-S3C2410最小系统的分析 82.2.1基于ARM9-S3C2410最小系统的需求分析 82.2.2基于ARM9-S3C2410最小系统的设计及系统测试流程 103．基于ARM9-S3C2410核心板的硬件设计 113.1PROTEL99SE简介 113.2核心板硬件规划图 113.3核心板硬件的芯片介绍 123.3.1S3C2410简介 123.3.2电源芯片SPX1117简介 123.3.3系统存储芯片简介 123.3.4晶振芯片 153.4核心板硬件功能模块的原理图设计 163.4.1核心板硬件原理图 163.4.2电源管理部分 183.4.3系统存储部分 193.4.4总线驱动 213.4.5系统复位电路 223.4.6系统时钟部分 233.5核心板硬件的PCB图设计 243.5.1核心板的PCB图 243.5.2核心板的PCB布局 253.5.3核心板的PCB分层设计 263.6核心板硬件的设计结果 293.7核心板功能简介 303.7.1核心板引脚功能 313.7.2核心板GPIO口 324．硬件测试与分析 334.1硬件测试介绍 334.2测试流程及结果分析 35结论与展望 36致谢 37参考文献 38附录1 39附录2 46附录3 53东华理工大学毕业设计（论文）基于ARM9-S3C2410的最小系统PAGE1绪论1.1嵌入式系统的发展及应用1.1.1嵌入式系统的发展史嵌入式系统是将计算机硬件和软件结合起来构成的一个专门的装置，这个装置可以完成一些特定的功能和任务，能够在没有人工干预的情况下独立地进行实时监测和控制。另外，由于被嵌入对象的体系结构、应用环境不同，所以各个嵌入式系统也可以由各种不同的结构组成。嵌入式系统的核心是嵌入式微处理器。一直以来，嵌入式系统的发展都是伴随着嵌入式微处理器的发展而发展。自从第一个ARM处理器自1985年问世以来，ARM体系一直在发展，基于ARM的嵌入式系统也随之迅速发展。在早期实际的嵌入式系统中，芯片选择时往往以某一种微处理器内核为核心，在芯片内部集成必要的ROM/EPROM/Flash/EEPROM、SRAM、接口总线及总线控制逻辑、定时/计数器、WatchDog、I/O、串行口、脉宽调制输出、A/D、D/A等各种必要的功能和外设。为了适应不同的应用需求，一般一个系列具有多种衍生产品，每种衍生产品的处理器内核几乎都是一样的，不同之处在于存储器的种类、容量和外设接口模块的配置及芯片封装。这样可以最大限度地和实际的应用需求相匹配，满足实际产品的开发需求，使得芯片功能不多不少，从而降低功耗、减少成本。随着嵌入式系统应用普及的日益广泛，嵌入式系统的复杂度提高，控制算法也更加冗繁，尤其是嵌入式Internet的广泛应用、嵌入式操作系统的引入、触摸屏等复杂人机接口的广泛使用以及芯片设计及加工工艺的提高，以32位处理器为核的SOC系统芯片的大范围使用，极大的推动了嵌入式IT技术的发展速度[1]。20世纪末，嵌入式计算机系统的诞生，标志了计算机进入了通用计算机系统与嵌入式计算机系统两大分支并行发展时代。嵌入式计算机系统走单芯片化道路。它动员了原有的传统电子系统领域的厂家与专业人士，接过起源于计算机领域的嵌入式系统，承担起发展与普及嵌入式系统的历史任务，迅速地将传统的电子系统发展到智能化的现代电子系统时代。嵌入式系统必须走独立发展道路。这条道路就是芯片化道路。将计算机做在一个芯片上，从而开创了嵌入式系统独立发展的单片机时代。1.1.2嵌入式系统的发展现状及未来趋势随着信息化，智能化，网络化的发展，嵌入式系统技术将获得广阔的发展空间。自20世纪90年代以来，嵌入式技术全面展开，目前已成为通信和消费类产品的共同发展方向。ARM微处理器及基于ARM的嵌入式技术的应用已经深入到各个领域，主要表现在以下几个方面：（1）工业控制领域：作为32位的RISC架构，基于ARM核的微控制器芯片不仅占据了高端微控制器市场的大部分市场份额。同时也逐渐向低端微控制器应用领域扩展。ARM微控制器的低功耗、高性价比向传统的8位/16位微控制器提出了挑战。（2）无线通信领域：目前已有超过85%的无线通信设备采用了ARM技术，ARM以其高性能和低成本，在该领域的地位日益巩固。（3）网络应用：随着宽带技术的推广，采用ARM技术的ADSL芯片正逐步获得竞争优势。此外，ARM在语音及视频处理上进行了优化，并获得广泛支持，也对DSP的应用领域提出了挑战。（4）消费类电子产品：ARM技术在目前流行的数字音频播放器、数字电视、数字电视机顶盒和游戏机中得到广泛采用。（5）成像和安全产品：现在流行的数码相机和打印机中绝大部分采用ARM技术。手机中的32位SIM智能卡也采用了ARM技术。除此以外，ARM微处理器及技术还应用到许多不同的领域，并会在将来取得更广泛的应用[2]。计算机应用的普及、互联网技术的使用以及纳米微电子技术的突破，也正有力地推动着未来的工业生产、商务活动、科学实验和家庭生活等领域的自动化和信息化进程。全生产过程自动化产品制造、大范围电子商务活动、高度协同科学实验以及现代化家庭起居，也为嵌入式产品造就了崭新而巨大的商机。嵌入式系统的硬件方面，不仅有各大公司的微处理器芯片，还有用于学习和研发的各种配套开发包。目前低层系统和硬件平台经过若干年的研究，已经相对比较成熟，实现各种功能的芯片应有尽有。在嵌入式系统应用中，嵌入式微处理器具有体积小、重量轻、成本低、性能强、功耗低、可靠性高以及面向行业具体应用等突出特征。

信息时代，数字时代使得嵌入式产品获得了巨大的发展契机，为嵌入式市场展现了美好的前景，同时也对嵌入式生产厂商提出了新的挑战，从中我们可以看出未来嵌入式系统的几大发展趋势：支持开发的工具和操作系统；（1）联网成为必然趋势；（2）精简系统内核、算法，设备实现小尺寸、微功耗和低成本；（3）提供精巧的多媒体人机界面。1.2课题的意义和内容1.2.1研究意义在今日，嵌入式ARM技术已经成为了一门比较热门的学科，无论是在电子类的什么领域，你都可以看到嵌入式ARM的影子。如果你还停留在单片机级别的学习，那么实际上你已经落下时代脚步了，ARM嵌入式技术正以几何的倍数高速发展，它几乎渗透到了几乎你所想到的领域。数字核心板是整个嵌入式系统的核心，为用户板的良好运行提供支持。本身的低功耗、小型化设计使它可以与嵌入式仪器良好结合，从而应用于各种嵌入式仪器中。本设计的核心板为基于ARM9-S3C2410的嵌入式系统提供了良好的硬件平台，其核心为CPU采用三星公司S3C2410ARM920T，主频203MHz，还有SDRAM、NANDFlash、NORFlash等。它以基于S3C210的最小系统为基础对外提供丰富的外围I/O接口，通过这些核心板接口（尤其是GPIO口），我们可以很方便地在开发板上进行扩展电路实验以及根据一些特定的需要进行嵌入式系统的设计和开发。该核心板既可以应用与各种仪器设备实现连接，也能利用引出的I/O接口自行设计实现各种功能，还可作为学生的开发平台和教学实验仪，特别适合于具有自主知识产权产品的开发，具有较为广阔的应用前景。1.2.2课题内容嵌入式系统的硬件是以嵌入式微处理器为核心的数字核心板，主要由嵌入式微处理器、总线、存储器、输入/输出接口和设备组成。本课题正是要设计出基于当前较好的嵌入式微处理器S3C2410的数字核心板，以便为自行设计的嵌入式仪器提供核心板，从而组成完整的嵌入式系统，开发出自己的嵌入式仪器。本课题的主要内容如下：（1）嵌入式微处理器S3C2410的整体概况及相关详细参数；（2）数字核心板各模块所选的芯片的具体参数，芯片与S3C2410的连接原理；（3）辅助设计软件Protel99SE的使用，数字核心板的各个功能模块的设计；（4）数字核心板的调试。2．基于ARM9-S3C2410的最小系统2.1S3C210概述2.1.1S3C210芯片简介S3C2410是三星公司推出的16/32位RISC处理器（ARM920T内核），适用于手持设备、POS机、数字多媒体播放设备等等，具有价格低、低功耗、高性能等特点。S3C2410采用了ARM920T内核，0.18um工艺的CMOS标准宏单元和存储单元。它的低功耗、精简和出色的全静态设计特别适用于对成本和功耗敏感的应用。同样它还采用了AdvancedMicrocontrollerBusArchitecture(AMBA)新型总线结构[3]。S3C2410提供了一系列完整的系统外围设备，消除了为系统配置额外器件的需要，大大减少了整个系统的成本。S3C2410主要的特征如下：（1）203Mhz的ARM920T内核，支持JTAG仿真调试；（2）16KB的I-Cache和16KB的D-Cache；（3）具有MMU,支持WinCE、EPOC32、Linux等操作系统；（4）外部存储器控制器，共分8个Bank，每个Bank可访问128MB空间；（5）片内4KBSRAM，可用作NANDFlash系统引导的缓冲区；（6）LCD控制器（最大支持4K色STN和256色TFT），1通道LCD专用DMA；（7）4通道DMA，有外部请求引脚；（8）3个UART（IrDA1.0，16字节TxFIFO，16字节RxFIFO）；（9）2个SPI总线接口；（10）1个多主IC总线接口；1个IIS总线接口；（11）兼容SD主接口协议1.0版和MMC卡协议2.11兼容版；（12）NANDFlash/SM卡接口，支持NANDFlash系统引导；（13）2个USB主机接口，1个USB设备接口（V1.1）；（14）4个PWM定时器和1个内部定时器；（15）看门狗定时器；（16）117个通用I/O口；（17）24个外部中断；（18）8通道10位ADC和触摸屏接口；（19）具有日历和时钟功能的RTC；（20）1.8V内核供电，3.3V存储器供电，3.3V外部I/O供电；（21）功耗控制模式：普通，慢速，空闲和掉电模式；（22）具有片内PLL时钟发生器。如图2-1所示为S3C2410芯片内部结构框图。图2-1S3C2410芯片内部结构图2.1.2引脚定义如图2-2所示是S3C2410-A部分，它主要包含：地址总线、数据总线、片选使能、定时器输出、8通道ADC、外部DMA等引脚。图2-2S3C2410-A部分如图2-3所示为S3C2410-B部分，它包含：SDRAM、NANDFlash、IIC总线、IIS总线、SPI、USB接口、液晶控制线、JTAG口、UART接口、SD卡接口等引脚。图2-3S3C2410-B部分如图2-4所示为S3C2410-C部分，它主要包含：外部中断、电源和地等引脚。图2-4S3C2410-C部分S3C2410的引脚整体是按照功能分模块顺序排列的，从这些引脚可以整体分析出系统所能应用的领域及可以外扩的用户需求的功能模块。2.1.3引脚信号描述如图2-5所示为S3C2410的引脚排列。图2-5S3C2410引脚定义图S3C2410的信号描述见附录1，S3C2410有272个引脚，除连接SDRAM、NORFlash、NANDFlash、晶振、电源的引脚外，主要有引出的117个通用I/O接口，它们都有第2/3功能，对于用户进行基于核心板的应用十分重要，如可以在底板上扩展出USB主机接口、以太网口、UART接口、IDE接口等，以实现与外部设备间的数据传输和通信。2.2基于ARM9-S3C2410最小系统的分析2.2.1基于ARM9-S3C2410最小系统的需求分析在选择嵌入式系统硬件进行设计时，最重要的是先选择ARM处理器类型进行相关的分析。因为ARM处理器不仅决定了整个系统的性能，而且影响其他硬件的选用，以及操作系统和软件代码的配置。根据微处理器芯片的内部结构图和外部引脚功能图可以对系统进行整体的功能需求分析。如图2-6所示为系统的功能图。图2-6基于ARM9-S3C2410系统功能图本核心板的设计正是以此基于ARM9-S3C2410的系统功能图为基础，根据本毕业设计预期仅设计出最小系统，就整个嵌入式系统而言，最小系统核心板是其核心灵魂，一般核心板都进行单独设计，以利于其低噪声、低功耗、小体积等的要求，而不与其他功能部分在一起。最小系统以外的各个功能部分可根据用户需求另行设计出用户底板。实际应用中，只需要将此最小系统核心板的J1、J2口与用户底板进行连接就可以实现用户需求的功能。以ARM内核嵌入式微处理器为中心，具有完全相配接的SDRAM电路、Flash电路、电源电路、时钟晶振及复位电路和扩展总线等，保证嵌入式微处理器正常运行的系统，可称为嵌入式最小系统。S3C2410芯片是不能独立工作的，需要一些必要的外围元器件给它提供基本的工作条件。因此，一个基于ARM9-S3C2410的最小系统一般包括：（1）ARM9微处理器芯片，这是嵌入式最小系统的心脏。（2）电源电路，是整个系统工作的前提，主要为其他模块提供稳定的电压；在设计PCB板时，给各个单元电路提供高质量的电源，会使系统的稳定性大幅度提高。（3）系统时钟晶振电路，为系统的各个部分提供相应的时钟频率，也是影响系统运行速度的重要因素。（4）存储器（SDRAM和FLASH），微处理器片内4KBSRAM，用作NANDFlash系统引导区，需要外扩存储器。本设计中采用现代公司的HY57V561620BT-H芯片外扩了64MBSDRAM，Samsung公司生产的K9F1208芯片实现外扩64MBNANDFlash和SST39VF1601实现外扩2MBNORFlash。Flash主要存放嵌入式操作系统、用户应用程序或其他在系统掉电后需要保存的数据，SDRAM主要是系统代码运行的场所。（5）JTAG调试接口，操作系统软件的下载与烧写都要通过它来完成。本设计将JTAG调试接口做在用户板上，以利于核心板的设计，保证稳定良好的性能。本设计只提供最小系统核心板的硬件设计，如图2-7所示为其设计需求图。电源系统电源系统JTAG系统时钟I/O接口FlashSDRAMS3C2410图2-7最小系统设计需求图根据设计需求可以基本确定出本设计的流程，其中较为重要的理论部分是最小系统各部分功能模块的原理图设计。此最小系统核心板由五大部分组成：电源、S3C2410、存储部分、系统时钟晶振、I/O接口等。本设计需要设计的功能模块分别为：电源部分、系统存储部分、系统时钟的晶振部分、I/O接口等。由此可以对各个模块所需要的芯片进行选型，然后确定原理图，进行PCB设计等，最终进行系统测试并完成设计。2.2.2基于ARM9-S3C2410最小系统的设计及系统测试流程ARM9微处理器的结构和功能分析如图2-8所示为本设计的最小系统的硬件设计及系统测试流程图。ARM9微处理器的结构和功能分析最小系统的设计需求分析最小系统的设计需求分析核心板硬件设计的芯片选型各功能模块的原理图设计PCB板的设计按模块进行器件的焊接核心板测试系统的硬件和软件测试图2-8设计流程图基于ARM9的最小系统核心板硬件设计完成后，通过由核心板上的扩展接口所引出的信号，根据用户自身的特定需求来扩展外围电路。整个系统硬件设计的最终是构建出一个具有体积较小、功耗较小、成本低、运行稳定的ARM嵌入式平台。东华理工大学毕业设计（论文）基于ARM9-S3C2410的核心板硬件设计3．基于ARM9-S3C2410核心板的硬件设计3.1PROTEL99SE简介Protel99SE是澳大利亚ProtelTechnology公司推出的基于Windows平台下的EDA（ElectronicDedignAutomation）电子辅助设计软件，采用设计库管理模式，可以进行联网设计，具有很强的数据交换能力和开放性及3D模拟功能，是一个32位的设计软件，可以完成电路原理图设计，印制电路板设计和可编程逻辑器件设计等工作，可以设计32个信号层，16个电源--地层和16个机加工层[4]。Protel99SE为本核心板的设计提供了良好的开发环境，具有高效、快速、灵活的特点，有效地辅助了设计开发，操作便利，节约了制造成本，同时缩短了开发周期。是目前比较高效、灵活的EDA辅助工具。3.2核心板硬件规划图通过以上的各方面的分析，收集整理资料，并不断进行更新信息，对于本设计有了较为清晰地整体认识。如图3-1所示为核心板的整体规划设计图。图3-1核心板整体规划图本图大致描绘出设计初期所预想的核心板所用的元器件及核心板的布局。3.3核心板硬件的芯片介绍3.3.1S3C2410简介尺寸：14mm×14mm。型号：S3C2410A。此芯片的相关资料已经在第二章中说明，在此不再赘述。3.3.2电源芯片SPX1117简介型号：SPX1117M-1.8用于1.8V供电；SPX1117M-3.3用于3.3V供电。SPX1117为一个低功耗正向电压调节器，其可以用在一些小封装的低功耗设计中。SPX1117有很低的静态电流，在满负载时其低压差仅为1.1V。当输出电流减少时，静态电流随负载变化，并提高效率。SPX1117可调节，可以选择1.5V，1.8V，2.5V，2.85V，3.0V，3.3V及5V的输出电压。SPX1117芯片的引脚描述见表3-1。表3-1SPX1117芯片引脚描述序号引脚名称功能描述1GND地2VOUT输出电压3VIN输入电压3.3.3系统存储芯片简介型号：HY57V561620；尺寸：22mm×12mm。SDRAM:SynchronousDynamicRandomAccessMemory,同步动态随机存取存储器，同步是指Memory工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是自由指定地址进行数据读写。HY57V56芯片引脚描述参见表3-2。表3-2SDRAM芯片引脚描述序号引脚名称功能描述A1CLK系统时钟输入；在上升沿写入到SDRAM。A2CKE时钟有效；控制内部时钟信号。复位后，SDRAM的状态为掉电、悬空、刷新之一。A3/CS使能除CLK、CLE、UDQM、LDQM之外的所有输入。A4BA0,BA1L-BANK地址线。A5A0~A12行列地址线。A6/RAS,/CAS,/WE行/列地址选通脉冲/写启用。A7UDQM,LDQM高低地址输入/输出屏蔽；在读模式控制输出缓冲器；在写模式下屏蔽输入的数据。A8DQ0~DQ15数据I/O线；输入复用数据/输出引脚。A9VDD/VSS工作电压/相应的地。A10VDDQ/VSSQDQ电压/相应的地。A11NC未连接。（2）型号：SST39VF1601；尺寸：20mm×12mm。SST39VF1601芯片引脚描述参见表3-3。表3-3NORFlash芯片引脚描述序号引脚符号、名称功能描述1A19~A0地址输入存储器地址。扇区擦除时，A19~A11用来选择扇区。块擦除时，A19~A15用来选择块。A2DQ15~DQ0数据输入/输出读周期内输出数据，写周期内输入数据。写周期内数据内部锁存。/OE或/CE为高时输出为三态。A3/CE芯片使能/CE为低时启动器件开始工作。A4/OE输出使能数据输出缓冲器的门控信号。A5/WE写使能控制写操作。A6VDD电源供给电源电压：SST39VF160为2.7~3.6V。SST39VF1601是一个1M×16的CMOS多功能Flash器件，由SST特有的高性能SuperFlash技术制造而成。SST39VF1601是一个2MB的闪存，它写入电压范围从3.0V到3.6V，它写入一个字的时间为4us，为了表明数据写入是否完成，它使用标志位和数据投票方法。为了防止无意写入，芯片在硬件和软件方面都作了保护设计。芯片可进行10000次写入和擦除，并且写入的数据能保存100年以上的时间。同时该芯片以极低功耗工作。SST39VF1601的读操作是通过nCE和nOE两个信号的结合操作来完成的。当这两个信号都是低电平有效。只要有一个是高电平，该芯片的数据总线都是呈高阻状态。（3）型号：K9F1208；尺寸：20mm×12mm。K9F1208是Samsung公司生产的512Mb(64M×8位)NANDFlash存储器。该存储器的工作电压为2.7~3.6V，内部存储结构为528字节×32页×4096块，页大小为528字节，块大小为(16KB+512字节)；可实现程序自动擦写、页程序、块擦除、智能的读/写和擦除操作，一次可以读/写或者擦除4页或者块的内容，内部有命令寄存器。芯片K9F1208的引脚描述参见表3-4。表3-4K9F1208芯片引脚描述序号引脚名称功能描述1I/O0~I/O7数据输入/输出A2CLE命令锁存使能A3ALE地址锁存使能A4/CE片选使能A5/WE写使能A6/RE读使能A7/WP写保护A8R/B读/忙输出A9VCC电源A10VSS地K9F1208是地址、数据、控制总线共用，故只有8位I/O线。现将NORFLASH和NANDFLASH做对比如下。结构：NORFlash为并行，NANDFlash为串行。总线：NORFlash为分离的地址线和数据线，而NANDFlash为复用的。尺寸：典型的NANDFlash尺寸为NORFlash尺寸的1/8。坏块：NAND器件中的坏块是随机分布的，需要对介质进行初始化扫描以发现坏块，并将坏块标记为不可用。位交换：NANDFlash中发生的次数要比NORFlash多，建议使用NAND闪存时，同时使用EDC/ECC算法。NORFlash是可在芯片内执行(XIP，eXecuteInPlace)，应用程序可以直接在FIash闪存内运行，不必再把代码读到系统RAM中；而NANDFlash则需I/O接口，因此使用时需要写入驱动程序。通过以上的分析和比较，NANDFlash更适合于大容量数据存储的嵌入式系统。本设计选用Samsung公司生产的NANDFlash存储器芯片K9F1208和NORFlash存储器芯片SST39VF1601作为存储介质。3.3.4晶振芯片主时钟源来自外部晶振或一个外部时钟。时钟发生器包括一个与外部晶振连接的振荡放大器，同时也有两个锁相环，用于产生S3C2410需要的高频率时钟[5]。本设计的晶振为实时时钟发生晶振32.768KHz和32M晶振。实时时钟（RTC）的特点：全时钟特性（毫秒、秒、分、时、日期、星期、月和年）；32，768KHz工作频率；具有报警中断；具有节拍中断。本设计所选用芯片主要为贴片型，贴片型芯片有很大面积的引脚连接，可以很好地减小电容端的引线，由于它们有足够小的等效串联电阻（ESR）和等效串联电感（ESL），去耦效果比较好。在整个核心板电路中较多的使用贴片电容，并且在PCB布线时缩短其引脚走线来进一步降低ESL和ESR，以满足数字电路工作时要求的电源低噪声和低纹波的要求。PCB板上的电容，根据其使用功能，可分为去耦电容、旁路电容和储能电容三类。旁路电容的主要作用是产生一个交流分路，从而提高系统的配电质量，降低在印刷电路板上从元器件电源和地脚转移出不想要的共模射频能量，消去进入易感区的那些不需要的能量；去耦电容用来滤除高频器件在PCB电源或芯片电源引脚上引起的辐射电流，为器件提供一个局域化的直流通路，能降低印刷电路中的电流冲击的峰值，在减少电源和地平面上纹波、噪声和“毛刺”很有效果，原则上对抗噪能力弱、关断时电源变化大的器件的电源和地脚之间直接接入去耦电容；储能电容对减少数字电路芯片电源产生的辐射很有作用，可为芯片提供所需要的电流，并且将电流变化局限在较小的范围内。3.4核心板硬件功能模块的原理图设计3.4.1核心板硬件原理图进行硬件设计开发，首先需要进行原理图设计，需要将一个个的元器件按一定的逻辑关系连接起来。原理图其实就是电路图，它一般被视为PCB设计过程的第一步，也是电子工程技术人员对产品设想的具体实现[6]。电路原理图的设计过程可分为以下几个步骤：（1）设置电路图纸参数及相关信息；（2）装入所需要的元件库；（3）放置元件；（4）电路图布线；（5）调整、检查和修改；（6）补充完善；（7）保存和打印输出。原理图设计的基本规范如下：（1）各功能块布局要合理，整份原理图需布局均衡。避免有些地方很挤，而有些地方又很松，同PCB设计同等道理。（2）尽量将各功能部分模块化(如功放RADIO，EVOL，SUB-WOOFER等),以便于同类机型资源共享，各功能模块界线需清晰。（3）接插口尽量分布在图纸的四周围，示意实际接口外形及每一接脚的功能。（4）每一部件(如TUNER、IC)电源的去耦电阻/电容需置于对应脚的就近处。（5）滤波器件(如高/低频滤波电容，电感)需置于作用部位的就近处。（6）重要的控制或信号线需标明流向及用文字标明功能。（7）CPU为整机的控制中心，接口线最多。故CPU周边需留多一些空间进行布线及相关标注，而不致于显得过分拥挤。如图3-2所示为核心板硬件设计的原理图整体图。图3-2核心板原理图此原理图按功能模块分区域布局，总体上可分为五个区域：S3C2410、电源、系统存储区、晶振及复位、I/O接口。3.4.2电源管理部分本课题中使用两组电源值3.3V和1.8V，为整个电路中包括S3C2410、存储器、外部I/O等部分提供电压。本设计是由外部输入5V电源经电容滤波，然后使用LDO芯片（低压差电源芯片）稳压输出3.3V和1.8V电压。LDO芯片分别采用SPX1117M3-3.3和SPX1117M3-1.8，其特点为输出电流大，输出电压精度高，稳定性好。SPX1117系列LDO芯片输出电流可达800mA，输出电压的精度在1%以内，还具有电流限制和热保护功能，广泛应用在手持式仪表、数字家电、工业控制等领域。使用时，其输出端需要一个至少10uF的钽电容来改善瞬态响应和稳定性。设计中连接有指示灯，电源上电后，指示灯亮。核心板电源管理部分的设计原理图如图3-3所示。图3-3电源管理部分原理图为保证系统工作的稳定性，电源必须经过稳压、去耦和滤波[7]。0.1uF的非极性电容为滤波电容，其作用是即将输入的电源信号中特定波段的频率滤除，以达到抑制和防止干扰的目的；值为10uF且有正负极的则为去耦电容，它能抑制因负载变化而产生的噪声。3.4.3系统存储部分（1）本设计核心板上扩展有两片SDRAM（HY57V561620）,使用了S3C2410的nGCS6片选信号。使用两片16位总线宽度的存储芯片来组成32位总线宽度，即一片与数据总线的低十六位相连，另一片与数据总线的高十六位相连，而地址总线相同的连接。两片SDRAM组成了32位宽度的存储器，即每进行一次读操作可取得4字节数据，对于S3C2410来说相应于字对齐，操作地址最小的变化值为0x00000004。因此，根据地址范围（最低地址为0x00000004）的硬件连接，将S3C2410的ADDR2与HY57V561620的A0引脚相连，而不使用ADDR0、ADDR1引脚，其他地址依次递增连接即可。为了能够正确访问HY57V561620高/低字节数据，所以将S3C2410的写字节使能（nWBEx）信号与HY57V561620的UDQM/LDQM相连。HY57V561620的BA0、BA1引脚是SDRAM内部bank选择地址线，也就代表了SDRAM内存地址的最高位。如果DRAM的内存有64M，那就需要26根地址线（2=64MB）来进行寻址，所以BA0、BA1引脚应连接到S3C2410的ADDR24、ADDR25引脚。另外，由于SDRAM内存的行地址和列地址是复用的，所以地址线的数目并不需要26根那么多。其他控制信号按照引脚功能一一对应连接即可[8]。系统存储SDRAM部分设计原理图如图3-4所示。图3-4SDRAM部分原理图Bank是内存插槽的计算单位，它是电脑系统与内存之间数据总线的基本工作单位。只有插满一个BANK，电脑才可以正常开机。举个例子，1个SDRAM线槽一个Bank为64bit，而老早以前的EDO内存是32bit的，必须要安装两根内存才能正常工作。主板上的Bank编号从Bank0开始，必须插满Bank0才能开机，Bank1以后的插槽留给日后升级扩充内存用。（2）本设计核心板上扩展有一片NORFLASH（SST39VF1601）和一片64MB的NANDFLASH(K9F1208)。为了能使SST39VF1601启动引导系统，所以将其分配到bank0存储块空间，即使用nGCS0片选信号。Flash在嵌入式设备中有两种程序运行方式：一种是将程序加载到SDRAM中运行，另一种是程序直接在其所在的Flash存储器中运行。一种比较常用的运行程序的方法是将Flash作为一个硬盘使用，当程序需要运行时，首先将其加载到SDRAM中运行。S3C2410恰好满足这一要求，它具备一个内部SRAM缓冲器，可以实现从NANDFlash启动引导系统，而在SDRAM中执行主程序代码。系统存储NORFLASH部分设计原理图如图3-5所示。图3-5NORFlash部分原理图SST39VF1601是16位宽度的存储器，即每进行一次读操作可取得2字节数据，对于S3C2410来说相应于半字对齐，操作地址最小的变化值为0x00000002。因此将S3C2410的ADDR1引脚与SST39VF1601的A0引脚相连，不使用ADDR0引脚，其他地址依次相连即可。另外，为了能够兼容使用更大容量的SST39VF3201、SST39VF6401芯片，把SST39VF1601的第10、13脚也连接到S3C2410的地址总线上。SST39VF1601的nRST引脚与系统复位信号nRESET相连接。K9F1208是Samsung公司生产的512Mb(64M×8位)NANDFlash存储器。该存储器的工作电压为2.7～3.6V。系统存储部分NANDFlash部分设计原理图如图3-6所示。图3-6NANDFlash部分原理图K9F1208的I/O引脚直接与数据总线相连，通过数据总线发送地址、命令和数据。3.4.4总线驱动电磁干扰（ElectromagneticInterference简称EMI），是指电磁波与电子元件作用后而产生的干扰现象，有传导干扰和辐射干扰两种。传导干扰是指通过导电介质把一个电网络上的信号耦合(干扰)到另一个电网络。辐射干扰是指干扰源通过空间把其信号耦合(干扰)到另一个电网络，在高速PCB及系统设计中，高频信号线、集成电路的引脚、各类接插件等都可能成为具有天线特性的辐射干扰源，能发射电磁波并影响其他系统或本系统内其他子系统的正常工作。为了提高系统的可靠性，一般都要在核心板与用户底板之间使用74LVC245芯片进行地址、数据及控制总线驱动（总线驱动前后信号网络标号分别为X、LX）。74LVC245的主要作用是：电平转换；总线隔离（一个高速的总线（50M以上）到处乱跑的话，其后果的很可怕的，使用它可以有效减少EMI，同时也不会由于一个外设的损坏而导致整个总线的瘫痪。）；增强总线的驱动能力；使地址、控制信号、数据等同步收发（防止因PCB布线时走线长短不均而造成数据收发错误）。由于总线上的频率往往比较高，所以在地址总线、控制总线的输出端串接22的小电阻能够使总线上的信号上升/下降变得较平滑，达到有效地抑制EMI的目的。经过总线驱动后的总线信号，其网络标号没有“L”字符（第一个字符）。本设计选择在用户底板上进行总线驱动而不是在核心板上，主要是由于在核心板上进行总线驱动一旦这一部分出错将导致整个核心板不能正常工作，而这部分排错较麻烦。3.4.5系统复位电路由于ARM芯片的高速、低功耗、低工作电压导致其噪声容限低，对电源的纹波、瞬态响应性能、时钟源的稳定性、电源监控可靠性等诸多方面也提出了更高的要求。系统复位电路设计原理图如图3-7所示。图3-7复位电路原理图本核心板的复位电路设计采用内置EEPROM存储器的电源监控复位芯片CAT1025，以满足要求。nRSTIN信号是由用户板输入的复位控制信号，用户板上可以将nRSTIN引脚接一个复位按键，用于手动复位。nRESET信号为CAT1025输出的复位信号，此信号连接到S3C2410芯片的复位输入引脚上，实现系统复位控制。nRSTOUT信号为复位信号输出，用户板上可以使用这个信号去复位某些芯片或电路。CAT1025内置256字节EEPROM存储器，IIC总线接口，所以使用了S3C2410芯片的IIC总线接口与其连接。此处用了0欧姆电阻（可拆除可焊接加上的电阻位置），如果用户板上需要使用地址为0xA0的IIC器件，或者需要将I2CSDA、I2CSCL用作GPIO口，则可以将此0欧姆电阻拆除不连接。3.4.6系统时钟部分S3C2410的主时钟由外部晶振或外部时钟提供，选择后可以生成3种时钟信号，分别是CPU使用的FCLK，AHB总线使用的PCLK。时钟管理模块同时拥有两个锁相环，一个称为MPLL，用于FCLK、HCLK和PCLK；另一个称为UPLL，用于USB设备。时钟控制逻辑决定了所使用的时钟源是采用MPLL作为FCLK还是采用外部时钟。本设计中选择OM[3:2]均接地，即采用外部振荡器提供系统时钟，将外部时钟输入引脚EXTCLK接为高电平（3.3V），外部振荡器由12MHz晶振和2个15PF微调电容组成[9]。振荡电路输出接到S3C2410的XTIpll，输入由XTOpll提供。晶振频率经S3C2410内部的锁相环倍频后最高可达203MHz，作为处理器的主时钟（FCLK）。。系统时钟的晶振部分设计原理图如图3-8所示。图3-8晶振部分原理图S3C2410具有一个独立时钟源、独立电源供电的RTC（实时时钟），所以要在XTOrtc、XTIrtc引脚接上32768Hz石英晶振。3.5核心板硬件的PCB图设计3.5.1核心板的PCB图电路板也称PCB版，是印刷电路板电子板卡的基础，由若干层导体和绝缘体组成的平板。电路图纸上的线路都蚀刻在其上，然后焊接上元件。由于所有的元件都焊在电路板上，因此电路板的布局和布线是决定整个电路板性能的重要方面[10]。印制电路板的设计过程：（1）规划电路板并设置参数；（2）引入网络表；（3）元件布局和调整；（4）布局规则设置、自动布线与手工调整。如图3-9所示为本设计核心板的PCB图。图3-9核心板PCB图本核心板的PCB设计分层简介见表3-5。表3-5PCB板层规划层号层名称层作用线条颜色1TopLayer信号层红2MidLayer1信号层棕3MidLayer2信号层绿4BottomLayer信号层蓝5POWER电源层（3.3V、1.8V）粉6GND地层青3.5.2核心板的PCB布局合理的布局是PCB设计成功的第一步，是PCB布线的前提步骤。如图3-10所示为核心板的PCB布局。图3-10PCB布局图在设计中PCB布局是一个重要的环节。布局结果的好坏直接影响布线的效果，对整个设计结果都会产生很大的影响，甚至于影响整个核心板的性能。本设计的布局，先将两个接口的位置固定，以确定整个核心板的整体；再将ARM9核心放置于中间位置；然后按功能模块依次布局电源、SDRAM、NORFlash、NANDFlash、晶振等各个部分；对整个布局进行微调。其中起先要考虑PCB的整体尺寸大小，因为过大，则成本高、印刷线条长、阻抗增加，抗噪能力下降；而过小，则散热不好，邻近线条易受干扰。另，尤其注意特殊元件如晶振的放置位置。PCB布局完成后进行布线，布线是PCB设计中最为复杂的部分，同时布线关系着整个设计结果的成功与否。在PCB布线中有很多技巧和注意事项，如布线规则，线宽，过孔打的技巧成斜型分布尽量使两个过孔之间有更多空间抗干扰。布线的尽量短回路以减少干扰。各层布线之间的关系，底层线为备用。每一种层线应该总体朝一个方向布。上下层应该最好垂直交叉，以降低干扰。拐角处的角度尽量大。电源线尽量粗。ARM9布线应注意先将难引得线引出，再一步步往前凑。3.5.3核心板的PCB分层设计本设计的核心板采用六层板设计，包含一个完整的地层和分割成两部分的电源层。由于开发板对模拟电源/模拟地的噪声要求不是很高，所以没有将模拟电源/模拟地与数字电源/数字地进行隔离，但其PCB板采用了大面积敷地，以降低噪声。核心板PCB布局的Toplayer层的布线结果如图3-11所示。图3-11核心板Toplayer层PCB图PCB板的Toplayer层是本设计核心板布线的主要层，整个PCB的设计便是先尽量在此层走线，尤其注意将S3C2410的引脚引出。而在这一层布线要注意尽量将布线朝向一个方向，这样十分有利于后面各层的走线。在这一层走线总体上是将高速、敏感的信号线引出敏感的中间区域，为下面的布线做铺垫。核心板midlayer1层的布线结果如图3-12所示。图3-12核心板Midlayer1层PCB图此Midlayer1层承接Toplayer层的布线，通过过孔，走线将信号线连接至两个接口J1、J2。核心板midlayer2层的布线结果如图3-13所示。图3-13核心板Midlayer2层PCB图此Midlayer2层总体上主要是承接Toplayer层的布线将从S3C2410引出的线连接至各主要元件，如HY57V561620、SST39VF1601、K9F1208。核心板bottomlayer层的布线结果如图3-14所示。图3-14核心板Bottomlayer层PCB图此Bottomlayer层总体上作为很关键的备用线使用。一般，在布线前中期过程尽量不使用它，而是等较为严密的将上面几层布线较为充分的使用后，对于重要的一些布线使用此备用线。核心板POWER层的布线结果如图3-15所示。图3-15核心板电源层PCB图由于核心板有两个主电源分别为1.8V内核供电和3.3V存储器、外部I/O供电，所以本设计将电源层分为两块区域。在ARM9-S3C2410附近区域的为VDD_+1.8V，在此之外靠近系统内存部分及外部I/O接口的区域为VDD_+3.3V。这样的电源层分割设计十分巧妙地将电源与相应的受供给系统结合，而且结合离电源层很近的完整地层，使总体的回流路径最短，有效地抑制了干扰，增加了电源的去耦效果，提高了电源性能。本PCB设计将地层单独列为一层。PCB分层布线有很多好处，而其中一个很重要的方面就是可以设计一个完整的板层为地层，可以有效地降低系统的射频发射，抑制噪声干扰，而且比在外面设计金属屏蔽处理有效地多。3.6核心板硬件的设计结果PCB制作完成后。将其送往PCB板印制厂家，印制出核心板的裸板。然后焊接安装上元器件，则整个核心板的硬件就完成了制作。由于核心板的主要器件如S3C2410、HY57V561620、K9F1208芯片的封装不能或不宜手工焊接，因此交由厂家机器焊接，而其他的器件则主要是自行焊接。如图3-16所示为焊接安装器件之后的核心板硬件。图3-16核心板硬件图核心板与PC的连接是通过测试底板的。为实现核心板的测试，又自行制作了简易的测试底板。此测试底板的总体设计思想是，将核心板上J1、J2口的引脚全部向外引出，并将JTAG口以20针封装引出以便于与PC连接。如图3-17所示为核心板与简易底板的连接后的测试系统图。图3-17核心板测试系统图至此，整个核心板测试系统的硬件设计便基本完成了。3.7核心板功能简介本设计基于S3C2410处理器的核心板，采用六层板工艺，单面放置主要元件，在布局布线方面很有特色，具有良好的可观察性，尤其适用于实验教学和开发。而精心的布线设计也使本设计核心板能较好的应用于嵌入式仪器。其功能特点如下：（1）处理器：采用三星公司的ARM920T处理器S3C2410，工作频率高达203MHz，外部总线频率高达100~133MHz；（2）SDRAM：现代公司的HY57V561620，PC100/PC133兼容，64MB；（3）NANDFLASH：Samsung公司的K9F1208，64MB；（4）NORFLASH：SST公司的SST39VF1601，2MB；（5）操作系统：可支持Linux、uCLinux、WinCE、uC/OS-Ⅱ等操作系统；（6）EPROM：IC总线接口，256字节；（7）晶振：单3.3V电源供电，板内自带1.8VLDO芯片；（8）接口：1.27mm间距；（9）尺寸规格：93.7mm68.8mm；（10）LED指示灯：5V电源红色指示灯1个，外部中断指示灯2个。电源红色指示灯以指示电源供电情况。当给系统电源供电时，红色电源指示灯亮，可编程功能绿色指示灯指示的功能由用户自己定义。3.7.1核心板引脚功能本设计的核心板引脚由J1、J2两个接口板引出，总数为200个。如图3-18所示为核心板J1接口的引脚图。图3-18J1接口图如图3-19所示为核心板J2接口的引脚图。图3-19J2接口图此接口的引脚功能描述参见附录2。跳线器的可分为两类，一种是模块电路电源跳线。另一种是模块电路I/O连接跳线短接，当需要使用某一模块电路时，需要将电源跳线和I/O连接跳线短接。另外，通过跳线用户可以将I/O连接到外面的实验电路，也可以重新分配模块电路所使用的I/O口，将跳线器取出，使用连接导线从其他跳线上连接控制I/O。本设计主要是采用了连接导线连接，如电源直接以连接导线连接出来，但在用户板上将大量使用跳线器，核心板上只有一个跳线器CON3，它是启动方式选择，S3C2410的OM0引脚与上拉电阻和下拉电阻连接的二选一选择，当将跳线器插到上拉电阻上时，OM0为高电平，OM[1:0]=01，Bank0启动方式（16bit）即核心板上的K9F1208；当将跳线器插到下拉电阻上时，OM0为低电平，OM[1:0]=00，NANDFlash启动方式，即核心板上的SST39VF1601，NORFlash。上拉就是将不确定的信号通过一个电阻嵌位在高电平，电阻同时起限流作用，下拉同理。上拉是对器件注入电流，下拉是输出电流；弱强只是上拉电阻的阻值不同，没有什么严格区分。本设计核心板采用了5个零欧姆电阻。可分为三类：一种是可选择性的连通电路，当需要使用某一功能时将此零欧姆电阻位置上焊接上相应的电阻；一种是二选一电阻，当需要时将某一芯片的引脚连接为上拉电阻或下拉电阻，从而置为高电平或低电平；另外零欧姆电阻还可以是铁氧体磁珠，它在低频时阻抗很低，而在高频时阻抗很高，可以抑制高频干扰，从而消除数字电路的噪声。3.7.2核心板GPIO口本设计将S3C2410具有的117个通用I/O口通过J1、J2接口引出，分为A～H等8个端口，由于每个I/O口都有第2功能，甚至第3功能，所以需要通过GPxCON寄存器来选择GPx口I/O的功能，其中x可以为A、B、C、D、E、F、G、H，表示相应的I/O端口。本设计核心板的GPIO口参见附录3。GPIO口可以通过简单的置位复位实现输入输出控制。当I/O设置为GPIO输出模式（Output模式）时，可以通过写GPxDAT控制相应I/O口输出高电平或低电平。GPxDAT为1的位对应I/O输出高电平，为0的位对应I/O输出低电平。通过设置GPxCON寄存器来选择GPx口I/O的功能，当I/O设置为GPIO输入模式（Input模式）时，读取GPxDAT寄存器即取得I/O口线上的电平状态。通常会使用if(GPxDAT&(1<<n))语句来判断GPxn口是否为高电平。东华理工大学毕业设计（论文）硬件测试与分析4．硬件测试与分析4.1硬件测试介绍JTAG是英文“JointTestActionGroup（联合测试行为组织）”的词头字母的简写，是由几家主要的电子制造商发起制订的PCB和IC测试标准。JTAG建议于1990年被IEEE批准为IEEE1149.1-1990测试访问端口和边界扫描结构标准。该标准规定了进行边界扫描所需要的硬件和软件。JTAG主要应用于：电路的边界扫描测试和可编程芯片的在线系统编程。JTAG也是一种国际标准测试协议（IEEE1149.1兼容），主要用于芯片内部测试[11]。H-JTAG是H-JTAG团队开发的一款自主原创的ARM仿真套件，H-JTAG开发套件主要包括了：H-JTAG

SERVER调试软件，H-FLASHER烧写软件，及高速H-JTAG

USB

仿真器.。使用H-JTAG，你可以轻松地通过WIGGLER或者SDT-JTAG或用户自定义的JTAG小板调试所有的ARM7/ARM9处理器。本设计核心板硬件完成后，连接测试底板上的20针JTAG测试口到PC上，通过JTAG口可以与片上、片外的存储器和控制器交换数据，最终完成测试及相关分析。如图4-1所示为本设计测试底板上JTAG口的原理图。图4-1测试底板上JTAG口的原理图20针JTAG接口的引脚功能描述参见表4-1。表4-120针JTAG接口定义引脚名称描述序号名称功能1VCC接3.3V电源2VCC接3.3V电源3nTRST测试系统复位信号5TDI测试数据串行输入7TMS测试模式选择9TCK测试时钟11RTCK测试时钟返回信号13TDO测试数据串行输出15nRESET目标系统复位信号其中，17、19脚为NC，4、6、8、10、12、14、16、18、20为GND。经过反复调试，整个核心板的硬件设计基本完成，可以安全上电，并通过H-JTAG测试找到核心板的ARM9核心。如图4-2所示为核心板与PC机连接并实现JTAG测试的进程。图4-2测试进程图4.2测试流程及结果分析连接核心板与测试底板，将测试底板上的5V、3.3V电源和GND地接口分别连接上电。首先，观察核心板上电源指示灯的状态为亮，经过一段时间，触摸各主要芯片S3C2410、HY57V561620、SST39VF1601无发热烫手情况；此一测试结果表明核心板电源部分稳定良好，可以保证电源模块能提供板上各个模块所需加的电压，而且核心板各个功能模块的电路基本正常。然后，用万用表测试测试底板上的各个引脚，核心板引脚电平与理论的电平相符；此一测试结果表明核心板引出脚的输出正常，即可以应用与用户板的电路连接来实现相应功能。再连接测试底板上的JTAG口到PC机，启动PC机上的测试软件，检测到ARM920T芯片；此一测试结果表明核心板整体状况良好，可以实际应用。如图4-3所示为JTAG测试的结果。图4-3测试结果图最终，本核心板的JTAG测试结果显示找到ARM920T核心并且找到地址，但在测试过程中发现了一些错误，进行了及时修正和调整。以下为调试中出现的两点主要错误：TRST、TDI、TMS、TCK引脚上原来焊接的是3KΩ的上拉电阻，导致JTAG口测试失败；根据相关数据手册中的说明，TRST、TDI、TMS、TCK引脚上需要接一个10KΩ的上拉电阻。由于是自行设计的JTAG口，在使用之前未进行重新设置，搜索不到ARM9核心；在使用H-JTAG软件时需要对SETTING项进行设置。东华理工大学毕业设计（论文）结论与展望结论与展望本论文主要是围绕ARM9微处理器S3C2410而开展的最小系统核心板的硬件设计以及硬件调试。通过本论文掌握了解ARM9-S3C2410的结构与特点，掌握该类嵌入式微处理器的开发技术及软硬件初步的调试方法。从而熟悉嵌入式微处理器类的系统硬件开发流程，以及掌握开发过程和调试过程中相应问题的解决方案。最终，本设计的核心板通过测试分析，对核心板进行测试和修正，验证了核心板的性能。通过对整个设计过程的分析，现总结几点结论：(1)基于嵌入式微处理器的最小系统核心板的硬件开发，首先要进行系统需求及功能的分析，明确所要实现的功能要求；然后根据要求进行器件的选型，搜集相关的器件资料。有效地利用核心处理器的内部与外扩资源进行电路设计是非常重要的。(2)整个设计的实际制作过程是通过利用EDA软件来完成的，而PCB布局布线环节十分重要。它影响着设计结果的一些重要性能。熟练并良好的利用EDA软件对技术人员来说十分重要。(3)在设计和调试过程中，要充分地了解和掌握各模块的基本原理，只有较好地掌握了相关原理，才能灵活地做好设计和调试工作。(4)电源是核心板设计的灵魂部分，在设计过程中要注意多考虑其影响；(5)在原理图设计中要认真核对每一部分的每一引脚，以免因为某一局部的问题的对整个核心板造成无法挽回的影响；(6)在最小系统的规划中，考虑到核心板体积和局部对整体的影响，要将不必要在核心板上进行的设计安排在底板上。另，在设计开发过程中一定要注意问题的分析与总结，最好是做好笔记，出现问题后要从根本上查找原因，寻找解决方案，问题解决后及时总结，记录原因及相应解决方案，以备后用。由于设计时间和个人能力的限制，本课题虽然有了一定的成果，但在某些方面仍存在一定的问题，需要继续改进：(1)核心板的PCB设计中可以将一些器件放置在PCB板背面以利于布线而达到良好的稳定性以及实现更低的制造成本，同时也使核心板的体积更小；(2)在核心板规划中应考虑到总线驱动部分的安排，这对于整个核心板的信号稳定性有很大的影响；(3)本课题只是对核心板的硬件做了设计。基于ARM9的嵌入式系统的开发还需要根据用户的需求进行底板和软件的开发。东华理工大学毕业设计（论文）致谢致谢整个毕业设计是在徐哈宁老师的细心指导下完成的。从开始着手设计一直到设计完成，徐老师都引导和启发我进行相关的学习，遇到问题的徐老师都会耐心的讲解。特别是在硬件的PCB设计中，徐老师给予了很多的指导，整个毕业设计包含着徐老师的辛苦努力。除了专业理论外，他也让我学到了很多其他方面的知识，在此深表感谢！本专业的各位老师也给予了诸多关怀和支持，在此也表示感谢，感谢各位老师多这几年来的教诲与关怀,也感谢各位同学平时学习生活中给予的帮助！东华理工大学毕业设计（论文）参考文献参考文献[1]周立功.S3C2410&嵌入式Linux系统教程[M].广州致远电子有限公司,2000,6-7.[2]NEURONCHIPDistributedCommunicationandControlProcessors.MotoloraInc[J].1994.[3]刘凯.ARM嵌入式接口技术应用[M].北京:清华大学出版社,2009,8-22.[4]曾峰,巩海洪,曾波.印刷电路板设计与制作[M].北京:电子工业出版社,2003,60-75.[5]候冬晴,李建锋,朱长城.ARM技术原理与应用[M].北京:清华大学出版社.2009,4-15.[6]顾海洲,马双武.PCB电磁兼容技术[M].北京:清华大学出版社,2006,29-37.[7]HallSH.High-speedDigitalSystemDesign.JohnWiley&SonsInc[J].2000.[8]于明,范书瑞,曾祥烨.ARM9嵌入式系统设计与开发教程[M].北京:电子工业出版社,2006,60-85.[9]张绮文,谢建雄.ARM9嵌入式常用模块与综合系统设计实例精讲[M].北京:电子工业出版社,2007,131-144.[10]王庆斌,刘萍,尤利文等.电磁干扰与电磁兼容技术[M].北京:机械工业出版社,1998.[11]张崙.32位嵌入式系统硬件设计与调试[M].北京,机械工业出版社,2005.[12]张大波.嵌入式系统原理设计与应用[M].北京,机械工业出版社,2004.[13]周立功.ARM嵌入式系统实验教程[M].北京:北京航空航天大学出版社.2006.[14]李伯成.嵌入式系统可靠性设计[M].北京:电子工业出版社,2006.[15]孙秋野,孙凯,冯健.ARM嵌入式系统开发典型模块[M].北京:人民邮电出版社,2007.东华理工大学毕业设计（论文）附录1附录1S3C2410信号描述信号I/O描述