数字电路电子技术复习

数字电子技术基础第4章组合逻辑电路的分析与设计第2章逻辑代数与硬件描述语言第1章数字逻辑概论第3章逻辑门电路第5章锁存器和触发器第6章时序逻辑电路第10章数字系统设计基础第7章存储器、复杂可编程器件和现场可编程器件第8章脉冲波形的变换与产生第9章数模与模数转换器1讲课思路1.模电主线索－放大电路2.三极管放大电路（分立元件放大器）3.集成运放电路4.反馈的概念和应用5.模电的其他内容————————————1.数电主线索－逻辑功能2.组合逻辑的分析与设计3.时序逻辑的分析与设计4.脉冲电路与555定时器5.数字器件的I/O特性与内部构成21.数电主线索－逻辑功能逻辑0和逻辑1高电平、低电平及转换二进制数－二进制数数字符号其他信息－如地址、各种码逻辑功能4种表示方式①真值表②逻辑表达式③卡诺图④逻辑图方式之间的转换方法组合逻辑与时序逻辑3第1章数字逻辑基础主要内容：数字信号与数字电路的基本概念数制及不同进制的相互转换二进制的求和表达式（与AD、DA有关）二进制数据的传输（并行、串行）十进制二进制十六进制二进制码有权码：8421（最常用）、5421、2421等BCD码无权码：余3码、格雷码（循环码）基本逻辑运算特别注意：同或、异或逻辑函数及逻辑问题的描述结合第3章－组合逻辑的设计4讲课思路1.模电主线索－放大电路2.三极管放大电路（分立元件放大器）3.集成运放电路4.反馈的概念和应用5.模电的其他内容————————————1.数电主线索－逻辑功能2.组合逻辑的分析与设计3.时序逻辑的分析与设计4.脉冲电路与555定时器5.数字器件的I/O特性与内部构成52.组合逻辑的分析与设计第3章组合逻辑电路的分析与设计第4章常用组合逻辑功能器件组合逻辑的常见题型举例6第3章组合逻辑电路的分析与设计主要内容：逻辑代数的基本定律及规则与普通代数不同的公式对偶定理和反演定理（填空）逻辑函数的化简（*）代数法化简及变换卡诺图化简（最小项、最大项、无关项）组合逻辑电路的分析方法电路图表达式（卡诺图）真值表功能描述组合逻辑电路的设计方法逻辑问题功能描述电路图表达式（卡诺图）真值表功能描述组合逻辑电路的竞争冒险7具备能力会看：电路的识别、定性分析编码器（优先编码器）、译码器数据选择器、数据分配器（译码器）数值比较器半加器、全加器、4位全加器、减法电路PLD电路会算：电路的定量分析组合逻辑的分析、设计方法和步骤译码器、数据选择器和PLD实现逻辑函数级联（扩展）方法会选：根据需求选择电路例如：存储器容量的扩展－译码会调：调整性能指标,故障的判断竞争冒险8第4章常用组合逻辑功能器件主要内容：编码器(74148、74147)、译码器(74139、74138)及其应用数据选择器(74151)、数值比较器(7485)及其应用奇偶产生器和校验器的逻辑功能加法器的功能及其应用（超前进位×）多功能集成逻辑器件及ALU（×）复习要点常用组合逻辑功能及实现方法MSI芯片的使用学会阅读功能表；灵活应用级联、扩展方法；译码器138、数据选择器151实现逻辑函数9组合逻辑的常见题型证明题——证明1个等式化简题分析题已知电路图，求逻辑功能设计题（门、PLD、中规模芯片扩展和实现任意函数、ROM）已知输入、输出波形表达式已知最小项表达式电路图已知逻辑功能描述电路图已知实际问题电路图综合题：先分析，后设计填空、选择填空等10组合逻辑的常见题型常用组合逻辑功能及实现方法设计:习题4.1.1～4.1.4(编码器);4.2.1(译码器);分析:习题4.3.1,4.3.2(数据选择)设计:习题4.4.1～4.4.3(比较);4.5.1,4.5.2(加法器);MSI芯片的使用学会阅读功能表，灵活应用—习题4.2.5级联、扩展方法；地址译码:4.2.4,4.2.6数据选择，通道扩展:4.3.7译码器138、数据选择器151实现逻辑函数设计:习题4.2.3(译码器);4.3.6(数据选择);分析:习题4.3.5(数据选择)11例一、设A、B、C为密码箱的3个按键，当A按键单独按下或任何按键都不按下时，密码箱既不打开，也不报警；只有当A、B、C或A、B或A、C按下时，密码箱才被打开，且不报警。当不符合上述组合状态时，将发出报警信息。试用最少量的与非门设计实现上述功能的密码箱逻辑电路。（要求列出真值表、写出逻辑表达式、画出逻辑电路图）12例二、全减器真值表如表三所示，表中M为被减数，S为减数，Bi-1是低位的借位，D为差，Bi是向高位的借位。试用与非门实现全减器功能，要求电路最简，并画出逻辑图。MSBi-1DBi000000011101011011011001010100110001111113例三、已知某电路输入信号A.B.C及输出信号Y的波形如下图所示。（1）写出输出Y(A.B.C)的逻辑函数表达式.（2)用3线–8线译码器74138实现逻辑函数Y(ABC)。（可用少量门电路）

1415三、PL左D电路域如图询三所秋示。1、写流出图悼中输缠出端L1L2的最这小项趴表达诊式；2、用跃卡诺穷图化出简，容写出L1L2的最蜘简与瓦或表螺达式图。16讲课困思路1.模电私主线欺索－田放大诵电路2.三极叫管放晚大电誉路（并分立鞋元件盒放大柿器）3.集成粒运放夺电路4.反馈其的概闹念和伶应用5.模电漆的其民他内医容——觉——疾——减——篇——尺——1.数电灿主线谜索－稻逻辑朵功能2.组合金逻辑忽的分挽析与次设计3.时序驳逻辑后的分被析与率设计4.脉冲甩电路丘与55束5定时民器5.数字纲器件挡的I/桶O特性候与内禾部构盾成173.时序蛮逻辑奋的分宣析与蝴设计第5章摇触发术器触发厦器的爸逻辑患功能躺和动控作时伶间（端画波滨形）触发岛器的孤功能晓转换第6章既时序粘电路宾的分宴析与剃设计基于锋触发爷器的昼同步禽分析疫、设良计标识准套绒路同步窑时序起的分军析（岗触发诊器＋骗中规围模组拖合）基于悦触发纳器的茫异步聪分析党套路枯（我盲校比郊较少扭见）第7章佳常用兄时序净逻辑狮功能哨器件计数劫器16职1、移属位寄浪存器19启4及其蒜扩展殖连接18第5章异触发握器主要健内容胆：RS、JK、D、T（T’）触北发器体的逻独辑功扩能及俩描述浑方法碎。基本RS、同潜步、笼主从姿、边阀沿触墙发器醋的动昼作特棉征。CM幻玉OS触发护器的蓝电路题结构触发栽器的赢主要呆参数忙及脉捏冲工洋作特安性（×）复习坡要点开关肯抖动顽：已知稼触发闻器电躁路，穿画波系形19例题联、时序炒逻辑民电路繁如图4所示仁，试风对应CP画出Q1、Q2的波臭形。吸（设虎各触更发器职初态愉为0。）20第6章肤时烟序逻烦辑电霸路时序撤逻辑患电路点的逻伴辑功耀能的纯描述踩方法滥。状态(转换)表、饺激励著表、霞输出闸真值庭表驱动王方程悉（即钓激励络方程糊），眯输出馒方程撑和状泉态方恳程状态(转换)图、株时序非图同步折时序慢逻辑程电路争的分肢析、垮设计啦方法21（简弯单）禾异步吉时序血逻辑图电路低的分计析方虏法常用虑时序隙逻辑善功能浩：电路跌组成距、应扒用计数吧器（框二进汤制、喜十进凤制、N进制）寄存薄器、承移位兴寄存胳器顺序度脉冲谎产生哀（时境序脉垮冲）薪；环淋形、鲁扭环糖形计蔽数器MS赞I芯片渡（特列殊输洗入、荡扩展拾使用赌、灵研活应猛用）74郊16象1（40碧16哪1）——任意N进制构成裙任意匠进制捞计数线器的纵反馈谷清零肺法和皆置数秒法74叨19扭4纵——艘4位双急向移叶位寄贤存器第6章怎时瞒序逻而辑电尖路22时序竿逻辑旬的常洁见题迈型基于枯触发怒器的假同步耽时序溉分析驳、设遣计功能犁五花撕八门班（模n计数禁器）基于MS司I计数音器16备1的分须析、汉设计电路晒结构镰：门匹；组豪合MS夫I功能1：任咳意进刻制计拢数器功能2：其踩他移位馋寄存绑器19输4环形炕、扭去环形彩计数绣器序列庄脉冲缩慧，顺邪序脉舍冲产塔生23四、循分析歼如图鹅四所台示逻昏辑电核路，叹写出抚驱动孙方程记、状高态方爽程，萄并对抹应CP画出Q0、Q1、Q2波形烘。（欲设各吊触发裂器初以态为0）。24五、脏试用择边沿D触发磨器设嗓计满浑足图仍五所唱示状猾态图孔的同适步时挑序电疯路。1、朽列造出驱抓动信蚀号及娃输出塘信号宽真值迈表；2、我写拨出最枪简的淹驱动旷方程仆和输散出方浑程。（不怕要求静画出贱逻辑市电路侨）25五、返已知冒某同票步时领序逻乒辑电河路的普时序压图如穷图五珍所示转。试姥用D触发表器和奸与非洋门实伍现该忧时序驴逻辑傻电路疲。要捏求：音画出离写出蜻必要棉的设拖计步息骤。院（可始不画伪出逻隐辑电亭路图站）26七、谨要求划使用D触发汁器及逐必要辨的门驶电路买，设沫计一各个串领行数良据检锣测器木：连总续输耻入3个或3个以凝上的1时，雄输出曾为1，其环它输缎入情财况下震输出艰为0。27基于MS切I计数桌器16即1的分谱析、姥设计电子-4锐71六-2逗00茶428串行尚进位哨（异尸步）优点：简孤单；缺点：速柱度较难慢六十桌进制奥计数站器计数些译码智显示腐电路——构成磨多位蔽计数炎器的农级联火方法29六十神进制刘计数何器并行亭进位遗（同捕步）优点：速不度较芬快；缺点：较地复杂计数台译码栏显示价电路——构成贞多位债计数今器的肉级联扫方法30六、菊逻辑税电路味如图6所示耳，试虑问当MN为各拔种不文同输郑入时惜，可肥以组瓦成几惯种不将同进木制的蹲计数稼器。猜（74森13玻8、74糊16落1、74佛15偷1的功分能表即见附唐录）31六、钥用移里位寄币存器74刮19门4和逻凯辑门镇组成丽的电瞒路如降图七稻所示告。设74逐19冒4的初摔始状肾态QDQCQBQA=0漫00争1，试陡画出扫各输叹出端QD、QC、QB、QA和L的波余形。32六、摘集成识移位产寄存挖器74志19映4和10位集毙成D/垮A转换渠器AD迟75供20组成殿的电叹路如漏图六榜所示蒙，已巨知CP和ST的波病形：1)试画拨出QD、QC、QB、QA的波耕形；2)定量究出画狭图中vo的波趣形；3)已知CP的频偷率fcp=1合KH秀z，试容确定vo的周耍期。33讲课业思路1.模电怠主线悦索－兄放大酒电路2.三极柔管放准大电扶路（酒分立啦元件墓放大扎器）3.集成搁运放种电路4.反馈受的概铸念和计应用5.模电凝的其察他内痛容——悉——合——势——岸——诊——1.数电互主线享索－更逻辑板功能2.组合隙逻辑慰的分刷析与晴设计3.时序沙逻辑弓的分境析与体设计4.脉冲铸电路磁与55史5定时柱器5.数字行器件驶的I/炎O特性壳与内口部构叼成34第8章旗脉蹈冲波扮形的植产生取与变夜换主要林内容裹：逻辑限门＋RC构成葛的多饼谐振祖荡器矛、单费稳态抓触发给器的展电路娘组成恩及工忆作原每理。掌握MS膜I单稳族触发棵器器乞件的尸逻辑德功能泛及主滤要指叙标计脏算掌握禽由55类5组成斩的多笼谐、帆单稳毕、施蛙密特填触发借器的康电路届、工走作原泛理及往外接满元件勺参数蛮及电掘路指梦标的本计算35例题、用55兵5定时亲器构赚成的射多谐亮振荡繁器电闭路如锅图7所示沃。已邀知R1=R2=1穿KΩ，可变番电阻RW阻值帝变化幅范围更为0-雀-1馆0K贝Ω，电容C=炕0.跨1μ率F。(1炼)计算帅输出搅端vo的振眨荡频姨率变仁化范瞧围。(2妇)电阻R1和R2能否雷去掉庭？为然什么专？（55私5定时证器功然能表法见附覆录）36七、捉由55南5定时嘴器、料集成妇计数蒙器74邪16舱1组成情的电繁路如毫图七肤所示欺，已疑知R1占=1燥0K，R2权=2炼0顿K，C=切0.社01F。1)试求亩输出匆信号vo1的周肿期；2)vo与CP端脉丙冲的税分频截比是觉多少据？3)画出vo1和vo的波男形；4)如将叮图中疮的开莲关S由a点切农换至B点，嘉试问vo1的周叫期有捧何变连化。37讲课泽思路1.模电用主线良索－喜放大季电路2.三极午管放隙大电踩路（辆分立按元件站放大乖器）3.集成挠运放林电路4.反馈确的概忙念和谜应用5.模电愈的其狱他内桂容——杆——帆——汉——次——育——1.数电罩主线细索－直逻辑怖功能2.组合违逻辑晴的分愧析与葛设计3.时序膜逻辑表的分洲析与期设计4.脉冲哨电路版与55哪5定时搁器5.数字蔬器件给的I/且O特性互与内箩部构仪成38第2章恰逻豪辑门肌电路主要废内容唐：半导罪体器热件的隙开关客特性二极辽管实强现与州、或TT等L逻辑能门（见与非曾门、博或非骗门、飘三态畜门、OC门）重要孟概念朵：输帆入特副性、册输出黄特性象、传权输特坐性（肤主要忍参数窑）多余出输入衬端的逝正确晴处理（悬欧空、测接电庆阻等煎）线与兔：三嫩态门鉴、OC门和揉普通顽的门计算针题：毫扇出替系数酿、OC门上坚拉电甚阻CM貌OS逻辑异门（伟非门凭、与君非门勤、或徐非门滑、传强输门伏）重要税概念演：与TT灭L门的枪不同翠点传输谊门逻辑值门电猎路使浓用实抗际问酷题（寺接口执、负党载连跌接）*39一、拖逻辑茧门电丙路如闻图一双（a）、(b帅)所示京。试泡对应捷图（c）所示栗输入趁波形想，分斧别画质出输巡寿出端L1、L2和L3的波供形。40第十奶章D/珍A转换撇器与A/捆D转换业器主要少内容刊：正确蒜理解D/郊A、A/线D转换腿器的县主要太参数掌握倒T形电河阻网国络D/混A转换问器(D套AC昨)、集哄成D/栏A转换旱器DA气C08至32的工先作原汽理及倡相关棍计算正确秩理解D/米A转换众器的东两种蚀输出禾方式掌握蝴并行比较、逐次题比较、双积需分A/稼D转换遣器(A畅DC崖)的工作坝原理及其特点41D/陡A与A/终D转换侮器概捎述数/模（D/担A）和模/数（A/巨D）转换背技术望主要喷用于嫌计算诉机控肤制和旅测量陆仪表捐中。典型农的闭葬环实节时控袜制系渴统为搁：42D/荡A转换册器基本矩参数令：分辨秆率互精度在线搭性度军建幸立时把间（只转换汇时间竹）染温王度系老数工作王方式（1）单嗓缓冲翁方式春：将害输入持锁存田器和DA逮C寄存悟器两迁级输煌入当背作一制级输困入。（2）双祥缓冲梨方式纤：是工将数灶据经并输入咏锁存雹器和DA羽C寄存乏器两度级输仓入到D/离A转换隐器。方对于拐与16位数释据总后线连敲接时等，分裙别看总作两文个端献口予猾以控蒸制，绳写两焦次。叫对于渠与8位数篇据总材线连亏接时查，写破三次武。43D/沈A转换湖器输出码方式由于DA视C属于蚂电流梯输出叶型的D/侍A转换枝器，侮需用锐运算斧放大望器将偿电流浊输出身转换狱为电般压输息出。幕一般龄电压必输出语分为海单极技性和抹双极葡性两拌种。44A/办D转换价器芯强片采样振和量抬化采样耀定理气：即讨采样安频率f0大于偏等于恒输入枪信号盒最高亏频率fm的2倍。量化遭：以弓一定崖的量绢化单馋位，秤把离裂散的钉模拟袍信号漏转化眉为离且散的津阶跃材量的垒过程澡。通萌常用旷“四院舍五呀入”机的方尼法使印之整