计算机硬件结构及原理-教案

----宋停云与您分享--------宋停云与您分享----第5章 计算机硬件结构及原理【教学内容及地位、作用】总线总线运算器存储器内容摘要总线的原理及三态门总线分类及总线标准总线缓冲器算术逻辑运算部件定点运算器存储器的分类静态随机存储器（SRAM）动态随机存储器（DRAM）只读存储器存储器的层次结构高速缓冲存储器外存储器虚拟存储器控制器的工作原理控制器的组成指令的执行过程控制器的控制方式微程序控制器8086的内部结构地位和作用计算机系统设计、组装维护、程序设计、接口设计的知识基础存储体系结构控制器【教学目标】认识计算机总线、运算器、存储器、控制器等重要的计算机硬件。了解常见总线（PCI、AGP等）的特点、运算器的种类和结构特征。能领会总线的操作过程；能理解单总线结构、双总线结构和三总线结构定点运算器的结构特征。知道计算机的主要硬件结构及其原理。知道数据总线、地址总线和控制总线及总线性能指标；知道ALU、RAM、ROM、PROM、EPROM、EEPROM、Cache、PC、IR、AR、DR。掌握存储器扩展、存储系统的层次结构、控制器的组成及工作原理。能进行简单存储器的扩展设计；能理解Cache、虚拟存储器的作用，会进行地址映像；能理解控制器的结构及工作原理，熟记8086CPU的内部寄存器及功能。【教学重点、难点】1．总线的作用及工作原理。2．ALU及定点运算器。3．存储器扩展及存储技术的实现。·1·----宋停云与您分享--------宋停云与您分享----4．8086CPU。

5.1 总 线----宋停云与您分享--------宋停云与您分享----总线原理及三态门总线：是计算机系统各部件（也称模块）之间传送信息的公共通道，由若干条通信线和起驱动、隔离作用的三态门组成。1（即信号叠加，导致信息传输错误。总线为所连接的多个部件服务的方法是分时传输。部件与总线的连接：通过三态门来控制。图5-1-1是总线与三态门的连接图。图5-1-1 总线与三态门的连接总线连接包括两个层次：①物理连接：机械和电气方面的连接，是指采用什么样的电缆和连接器，总线的驱动能力和传输距离，传输线的屏蔽、接地和抗干扰技术等。②逻辑连接：主要解决基本信息的缓冲与锁存、总线握手和总线裁决等问题，也即总线时序和总线使用权分配的问题。CPU控制器I/O接口。只有主模块才能发出使用总线请求。①简化了系统结构。②便于采用模块结构设计方法，简化了软、硬件的设计。③便于系统的扩充和升级。④便于故障诊断和维修，同时也降低了成本。一、总线的操作过程1.总线请求和仲裁阶段·2·----宋停云与您分享--------宋停云与您分享----仲裁机构确定后，把下一个传输周期的总线使用权交给申请的主模块。2.寻址阶段3.数据传送阶段主模块和从属模块进行数据交换。4.结束阶段主、从模块的有关信息均从总线上撤除，让出总线，以便其它模块继续使用。二、总线的通信方式总线上的主、从模块间进行数据传送称为通信。为了保证通信的可靠性，主、从模块间总线上的主、从模块通常采用的三种通信方式：1．同步传输同步传输也称为同步通信方式，是指总线上的各模块严格地在时钟控制下工作的方式，5-1-2所示。主主模块CLK从模块图5-1-2 同步传输2．半同步传输半同步传输方式是对同步方式的一种改进，如图5-1-3所示。它保留了同步传输的基本CLKCLK主模块wait/ready从模块图5-1-3 半同步传输·3·----宋停云与您分享--------宋停云与您分享----3．异步传输异步传输方式也称为应答方式，如图5-1-4所示。主主模块REQACK从模块图5-1-4 异步传输进行通信的主、从模块不受统一的时钟控制，而是采用“请求”和“应答”信号来协调传输过程。三、总线的主要技术参数1．总线带宽MBps。2．总线位宽总线位宽是指总线能同时传送的数据位数，即总线宽度，如16位、32位、64位等。在工作频率一定的条件下，总线的带宽与总线的位宽成正比。3．总线的工作频率总线的工作频率也称为总线的时钟频率，单位为MHz。工作频率越高，总线工作速度越快，总线带宽也越宽。总线位宽、工作频率和总线带宽间的关系为：总线带宽（MBps）=（总线位宽/8）×总线工作频率（MHz）例如：32位总线，工作频率33MHz，则：总线带宽=（32/8）×33=132（MBps）总线分类及总线标准一、总线的分类5-1-5所示。·4·----宋停云与您分享--------宋停云与您分享----图5-1-5 四级总线示意图1．片内总线片内总线是位于微处理器或半导体集成芯片（如LSI/VLSI）内部，用于连接各部件，如微处理器内部ALU和各种寄存器等，进行信息传送的总线。由于受芯片面积及对外引脚数的限制，片内总线大多采用单总线结构，这有利于芯片集成度和成品率的提高。2．片间总线如各种I/O卡）卡上的CPU，RAM，ROM，I/O接口等各种芯片的总线。3．内总线AT总线（ISA总线PCI总线等。系统总线又可分为数据总线D、地址总线A）和控制总线C，如图5-1-6中所示。①数据总线（D：传送数据信息，双向的三态总线。数据总线的位数是微型计算机Intel80861616位。在计算机中指令代码、状态信息、控制信息都称为数据，都可以通过数据总线传送。②地址总线ACPU可n位，则可寻址空间为2n字节。如816216＝64KB。16位微型机的地址·5·----宋停云与您分享--------宋停云与您分享----20。③控制总线（C：传送控制信号、时序信号和状态信息等。控制信号中，有的是微处理器送往存储器和I/O/写信号、片选信号、中断响应信号等；也有的是其他部件反馈给CPU的，如中断请求信号、复位信号、总线请求信号、设备就绪信号等。所以，控制总线是定向的，即每一根线的方向是一定的、单向的。但在各种结构框图中，控制CB作为一个整体，以双向线表示。图5-1-6 地址总线、控制总线和数据总线4．外总线外总线也称通信总线，用于两个系统之间的连接与通信。如两台微型计算机系统之间、微型计算机系统与其他电子仪器或电子设备之间的通信。常用的通信总线有IEEE-488总线和RS-232串行总线等。二、总线标准1．总线标准化的含义各厂家按相同的几何尺寸，引线信号的定义、数目和时序生产的芯片和插件板/卡，以以保证不同厂家生产的插件板/卡能相互兼容，以满足用户对系统功能的扩充或升级的需要。2．总线标准/插座的尺寸、引脚、信号ISA总线总线PCIAGP总线等。常用的外总线（通信总线）RS-232CIEEE-488总线等。三、典型总线1．PCI总线ComponentIntelPCI集团推出的一种局部总线标准。PCI总线的特点：·6·----宋停云与您分享--------宋停云与您分享----（1）高性能PCI326433MHz。32位总132MBps；64264MBps1995年66MHzCPU64位时可达528MBps，并支持猝发式数据传送。（2）兼容性好，易于发展PCI总线可以与ISA，VL等总线兼容。由于PCI总线与时钟频率无关，所以可以用不同型号的CPU。（3）自动配置功能PCI-PnP（PlugandPlay）PCI系统后，系统的BIOS能根据读到的关于扩充卡的信息，结合系统实际情况，为扩充卡分配存储地址、端口地址、中断和某些定时信息，无需用户干预。（4）规范PCI总线标准对通信协议、时序关系、负载、电气特性和机械特性都作了严格的规定。ISA，EISAVESAPCI的可靠性和兼容性。PCI总线在体系结构上，通过PCI桥总线控制器）实现PCI总线所需要的全部控ISA总线扩充控制器桥）PCIISA，EISA5-1-7是用PCI总线构成的微型计算机系统示意图。CPUCPUCPU总线AGP总线存储总线AGP显卡PCI总线控制器主存储器PCI总线磁盘控制器ISA总线控制器网卡ISA总线Modem卡声卡----宋停云与您分享--------宋停云与您分享----2．AGP总线

图5-1-7 PCI总线的连接方式----宋停云与您分享--------宋停云与您分享----AGP（AcceleratedGraphicsIntel公司为了提高视频带宽，提高微型计算机的图形处理能力，尤其是3D图形的处理能力而开发设计的一种总线规范。”模式可达266MBps”模式下可达1066MBps。比PCI的132MBps至少高出1倍。PCI总线无法满足描绘3D图形所需的高传输速度要求，增大显存容量又增加了显卡的·7·----宋停云与您分享--------宋停云与您分享----价格，而采用AGP可以在主内存与显示卡之间提供了一条直接的通道，使3D图形数据越过PCI总线，直接送入显示子系统。可突破由PCI总线形成的系统瓶颈。从而实现了以相对低价格来达到高性能3D图形的描绘功能。不能称为总线，因为总线可以支持多种设备，而AGP是点对点连接，只AGPAGP的性能特点AGP3266MHz的PCIRevision2.1规范为基础，主要做了四方面重大改进：①对内存的读写操作实行先进的流水线处理。充分利用等待延时，大大地增加了读内存的速度，使其与写内存的速度相当。②AGP③AGPPCI多了一种直接内存执行DIMEAGP规范①AGP1.AGP1AGP2：1996年7AGP1.0图形标准，分为1X和2X两266MBps66MHz，工作电压为3.3V。该规范中的AGP带宽很小，目前已基本被淘汰。②AGP2.AGP41998年566MH1.5，4X1066MBp。③AGPAGP2.0AGP4X或者处理能力更强大的AGP显卡。该标准完AGP4XAGP4X显卡。④AGP3.AGP8：2000年8月Intel推出，工作电压降到0.8，并增加了8X模2132MBps5-1-8AGP5-1AGP标准规范。AGP1X/2X插槽AGP4X插槽只用于AGP4X的部分为AGP4X插槽保留的部分AGPPro插槽----宋停云与您分享--------宋停云与您分享----AGP4X/AGPPro插槽AGPPro的部分

AGP4X/AGPPro插槽只用于AGP4X的部分----宋停云与您分享--------宋停云与您分享----图5-1-8AGP插槽·8·----宋停云与您分享--------宋停云与您分享----AGP1XAGP1.0AGP2XAGP2.0（AGP4X）AGP1.0（AGP8X）工作频率/MHz66666666传输带宽/MBps26653310662132工作电压/V3.33.31.50.8单信号触发次数1244数据传输位宽/b32323232触发信号频率/MHz66661332665-1AGP标准规范5-1AGP标准规范总线作为计算机系统中各部件的公共信息传输通道5.2 运算器是CPU的重要组成部分，是计算机中用来进行算术、逻辑运算的部件。运算器ALU。5.2.1 算术逻辑运算部件ALU的功能：完成算术和逻辑运算，是运算器的核心。ALU的结构：以加法器为基本单元，增加一个逻辑运算功能部件。图5-2-1所示为ALU的逻辑框图，图5-2-2所示为ALU的逻辑符号。iiii加法器X Yi i…逻辑运算功能部件Fi----宋停云与您分享--------宋停云与您分享----Ci1控制信号iiii5-2-1ALU的逻辑框图

控 iCALUCALU．．信 C号 iiiii5-2-2ALU的逻辑符号----宋停云与您分享--------宋停云与您分享----·9·----宋停云与您分享--------宋停云与您分享----输入信号Bi在不同的控制信号的控制下经过逻辑运算功能部件之后产生不同的信号i iX和Y然后与进位信号C 一起送入加法器进行全加运算从而达到实现多种算术运算和i ii1逻辑运算的目的。5.2.3 定点运算器结构：由ALU、阵列乘除器、通用或专用寄存器组、三态缓冲器以及内部总线等逻辑部件组成。①ALU：运算器的核心部件，用来实现算术逻辑运算。②阵列乘除器：实现乘法和除法的并行运算。③寄存器组：存放操作数、中间运算结果以及运算结果的状态。④三态缓冲器：实现对数据的缓存。种类：（1）按功能划分，运算器可分为定点运算器和浮点运算器。（2）按内部总线的数量，运算器分为单总线、双总线和三总线3种不同的结构。一、单总线结构的运算器图5-2-3所示为单总线结构的运算器示意图。特点：①所有的部件都连接到同一条总线上，因此在同一时间只能有一个数据通过总线在各部件之间传输。②一次双操作数的运算，必须分两次来完成操作数向ALU的输入。③需要A、B两个锁存器来暂时存放将要参加运算的操作数。例如，当执行一次加法运算时，首先将第一个操作数放入锁存器A中，再将第二个操作数放入锁存器B中，然后两个操作数同时进入ALU中进行加法运算，运算的结果再通过总线放入目的寄存器中。④控制简单，速度慢。二、双总线结构的运算器图5-2-4所示为双总线结构的运算器示意图。特点：①采用两条总线来传送操作数，两个操作数可同时送至ALU进行运算。②运算的结果不能直接送到总线上，必须通过一个缓冲器再送到总线上。③双总线结构的运算器在速度上要比单总线的快。·10·----宋停云与您分享--------宋停云与您分享----图5-2-3单总线结构的运算器 图5-2-4双总线结构的运算器三、三总线结构的运算器5-2-5所示为三总线结构的运算器示意图。特点：①采用两条总线来传送操作数，并且还专门有第三条总线用来传送运算结果。②只要ALU的运算速度足够快，算术、逻辑运算就可以一步完成。③总线旁路器用于把不需要通过ALU进行运算的数据直接输出。④速度最快。图5-2-5三总线结构的运算器5.3 存储器分类一、按存储介质分类1．半导体存储器以二极管、晶体管或MOS管等半导体器件作为存储元件的，如计算机的内存。2．磁存储器·11·----宋停云与您分享--------宋停云与您分享----硬盘、软盘。3．光存储器采用激光技术在记录介质上进行读/写的存储器。如只读光盘（CD-ROM）等。二、按存取方式分类1．随机存储器（RandomAccessMemory，RAM）随机存储器按其电路形式可分为双极型和MOS型。双极型存储器存取速度快，但是功MOSMOS工艺制成，分为静态存储器SRA）和动态存储器DRA。动态存储器的存储内容需定时刷新。2．只读存储器（ReadOnlyMemory，ROM）只读存储器按其制作工艺和使用特性可分为固定只读存储器RO、可编程只读存储PROEPRO（EEPRO。①ROM：内容在生产时事先写入，计算机工作时只能读出，而不能随机写入。②PROM：内容是在使用时由用户写入的，一旦写入不能更改。③EPROM：由用户写入，紫外线擦除，可多次改写。④EEPROM：由用户写入，电脉冲擦除，可多次改写。3．串行访问存储器（SequentialAccess读写操作按物理位置的先后顺序寻找地址，如磁带。在微型计算机中使用不多。三、按在计算机中的作用分类1．主存储器主存储器简称主存，也称为内存，通过内存总线与CPU连接，用来存放正在执行的程序和处理的数据，可以和CPU直接交换信息。内存的常见类型：DDRDataRateSynchronousDynamicRandomAccess，同步双倍速率传输动态随机存储器5-3-1DDRSDRAM的外观图。图5-3-1 DDRSDRAM的外观图·12·----宋停云与您分享--------宋停云与您分享----②RDRAM也称为Rambu（开发它的公司名字RDRAM的运行频率从300MHz到600MHz，比SDRAM和DDRSDRAM高了许多。图5-3-2是RDRAM的外观图。图5-3-2 RDRAM的外观图2．辅助存储器辅助存储器简称辅存，也称为外存，需通过专门的接口电路与主机连接，不能和CPU直接交换信息，用来存放暂不执行或还没被处理的程序或数据。3．缓冲存储器缓冲存储器简称缓存Cach，用在两个速度不同的部件之间，如CPU与主存之间。4．闪速存储器（FlashEEPROMSRAMEPROMEEPROM的理存储器的分类如图5-3-3所示。----宋停云与您分享--------宋停云与您分享----随机存储器

双极型MOS型

静态（SRAM）动态（DRAM）----宋停云与您分享--------宋停云与您分享--------宋停云与您分享--------宋停云与您分享----内部存储器（内存、主存）存储器

只读存储器（ROM）硬盘磁盘

ROM（MROM）ROM（PROM）PROM（EPROM）电可擦除PROM（EEPROM）----宋停云与您分享--------宋停云与您分享----软盘外部存储器磁带（外存、辅存）光盘缓冲存储器闪速存储器图5-3-3存储器分类 ·13·----宋停云与您分享--------宋停云与您分享----静态随机存储器（SRAM）一、基本存储单元电路静态存储器的基本存储单元电路如图5-3-4所示。（a）电路图 （b）逻辑符号图5-3-4六管静态存储电路1 4（1）～VT构成，两个稳定状态分别表示10，例如A点为高电平，B1。1 46 5 6VT5VT：门控管，当行选择线XVTBD和D（也称位线）接通。6 5 67 87 8VT 、VT：门控管，控制该存储单元的内部数据线是否与外部数据线接通。当YVT管导通，内部数据线与外部数据线接通，表示该单元的数据可以读出或者把外部数据线上的数据写入到该存储单元。7 87 85 6 7 8（4）读出：行选择线X与列选择线Y均为高电平，VT、VT、VT、VT管均导通，5 6 7 87 87 8AD点与D、D又与外部数据线接通，若原来存入的是点为高电平，则D点为低电平，则D为低电平，二者分别通过VTVT管输出到外AD点为高电平，则D为高VT、VT07 87 88（5）写入：首先将要写入的数据送到外部数据线上。若该单元被选中，则行选择线XYVT6VT7VT管均导通，外部数据线上的数据就分别通过85 8 6VT7、VT管和VT、VT管送到触发器的A点与B点，若写入的是1，则VT2导通，B点5 8 6为低电平，VT1截止，A点为高电平，写入结束，状态保持；若写入的是0，则状态相反，A点为高电平。但如果电源掉电后又恢复供电时，双稳态触发器发生状态竞争，即掉电前写入的信息不复存在，因此SRAM被称为易失性存储器。二、静态RAM的组成静态RAM/·14·----宋停云与您分享--------宋停云与您分享----数据缓冲器组成，其结构组成原理图如图5-3-5所示。图5-3-5静态RAM结构组成原理图1．存储体存储体是存储信息的实体，由若干个能存储一位二进制数的位存储单元构成。图5-3-5所示RAM中的存储体是一个由64×64=4096个六管静态存储电路组成的存储矩阵。2．译码电路用于对来自CPU5-3-5所RAMX0～X6364根行选择线，而6464个行选YY0～Y6364根列选择线，而同一列中的64输出电路电路）连通。很显然，只有行、列均被选中的某个单元存储电路，在其X向选通门与Y向选通门同时被打开时，才能进行读出信息和写入信息的操作。3．I/O电路/5-3-54K×1b的存储器，因此，它仅I/O电路。如果要组成字长为48位的存储器，则每次存取时，同时应有4个或8个单元存储电路与外界交换信息，这种存储器中，将列按48位分组，每根列选择线控制一组的列向门同时打开；相应地I/O48个，每一组的同一位，共用一I/OI/O电路还有对读出的信息进行放大的作用。4．控制电路/RAM芯片·15·----宋停云与您分享--------宋停云与您分享----作是通过每块芯片的片选控制CS完成的，只有当片选端加上有效信号时，才能对该芯片进//写控制信号R/W确定，高电平信号为读操作，低电平信号为写操作。5．地址寄存器用于接收来自CPU的地址码，继而送到行、列地址译码器进行地址译码。6．数据缓冲器控制存储器与系统数据总线之间的数据输入/输出。三、静态RAM的读/写过程1．读出过程A0～A11RAMXY地址译码器译码，产生行I/O电路的I/O电路对读出的信号进行放大、整形，送至输出缓冲寄存器。缓冲寄存器一般具有三态控制功能，在门控信号无效时，所存数据还不能送到数据总线DB上。②在送上地址码的同时，还要送上读/写控制信号（R/WRDWR）和片选信号（CSR/W=1CS=0，这时，输出缓冲寄存器的三态门将被打开，所存信DB上，存储单元中的信息被读出。2．写入过程①地址码加在RAM芯片的地址输入端，选中相应的存储单元，使其可以进行写操作。②将要写入的数据放在DB上。③加上片选信号CS=0R/W＝0DB上的数据进入输入电路，送到存储单元的位线上，从而写入该存储单元。四、静态RAM芯片的扩展RAM3种情况：2K×8b16K×8b的存储器。②位扩展：存储芯片的位数不能满足存储器的要求。如用8K×8b的存储芯片构成8K×16b的存储器。③字、位同时扩展：存储芯片的容量和位数都不能满足存储器的要求。如用2K×4b的存储芯片构成8K×8b的存储器。存储器扩展的基本步骤是：1．根据存储器容量和芯片容量，确定应采用的芯片数。芯片数=存储器容量/芯片容量。2．根据芯片的引脚，确定存储芯片与CPU的连接方式，包括数据线、地址线、读/写信号、片选信号的连接。连接的原则是：（1）地址线对应连，即直接将存储芯片的地址引脚连接到地址总线的对应位上。·16·----宋停云与您分享--------宋停云与您分享----（2）位扩展时，数据线并行连接；字扩展时，数据线对应连接。（3）读/写信号对应连接。（4）位扩展时，各芯片共用片选信号；字扩展时各芯片分用片选信号。片选信号可通地址码高位部分译码获得。3．地址分配，确定各芯片的存储地址范围。5.161168K×8b5-3-6由引脚图可知，芯片的地址线位数为11根，所以存储芯片共有2K个存储单元；数据线位数为8根，每个存储单元有8位二进制数。所以，61162K×8b8K×8b6116芯片的读控制信号为OE，写控制信号为WECS（）确定芯片数。芯片数=8K×8b/2K×8b=4片（2）确定与CPU的连接。如图5-3-7所示。8D～D0 7D～DA～A连接到地址总线0 7 0 10A～AAA2-40 10 12 11器译码得到4个不同的低电平片选信号送到各芯片的片选端，读/OEWE直接与CPU的读信号RD和写信号WR连接。 图5-3-6 6116引脚图图5-3-7存储器字扩展连接图·17·----宋停云与您分享--------宋停云与您分享----（3）存储地址分配。00000000000000000H…001111111111100000000000000000H…001111111111107FFH01000000000000800H…01111111111110FFFH10000000000001000H…101111111111117FFH110000…00000001800H11111111111111FFFH

第一片2K第二片2K第三片2K第四片2K----宋停云与您分享--------宋停云与您分享----5.221141K×8b5-3-8所示。由图可知，21141K×4b1K×8bWE为读写控制引脚，低电平信号控制写操作，高电平信号控制读操作。片选信号为CE。（）确定芯片数。芯片数=1K×8b/1K×4b=2片（2）确定与CPU的连接。如图5-3-9所示。4I/O～I/O4D～D4D～1 4 0 3 4----宋停云与您分享--------宋停云与您分享----DA～AA～A

上，2个芯片共用一个片选信号，可利用CPU----宋停云与您分享--------宋停云与您分享----7 0 9 0 9的A地址通过反相器提供。读/写复用信号WE接到CPU的引脚上。10图5-3-8 2114引脚图 图5-3-9存储器位扩展连接图·18·----宋停云与您分享--------宋停云与您分享----（3）存储地址分配。A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 地址范围000000000000000H01111…1 1111103FFH1K【例5.3】用2114芯片构成2K×8b的存储器。分析：如前所述，21141K×4b2K×8b（）2×8b×4b=4片（2）与CPU的连接，如图5-3-10所示。图中，字扩展部分分用不同的片选信号，位扩展部分共用相同的片选信号。----宋停云与您分享--------宋停云与您分享----（3）存储地址分配。

图5-3-10存储器字、位同时扩展连接图----宋停云与您分享--------宋停云与您分享----6A11 A10 A9 A8 A7 A A5 A4 A3 A2 A1 A0 地址范围60000000000000000H…00111111111103FFH0100000000000400H…

第一组1K第二组1K·19·----宋停云与您分享--------宋停云与您分享----0 1 1 1 1 1 1 1 1 1 1 1 07FFH静态RAM芯片的种类很多，除上述用到的6116和2114芯片外，常用的还有6264（8K8b621216K8622538）等。不同静态RAM的内部结构基本相同，只是不同容量其存储矩阵的排列结构不同。动态随机存储器（DRAM）一、DRAM基本存储电路1．结构：DRAM的基本存储单元由一个MOS管和一个电容组成，如图5-3-12所示。2．存储原理：DRAM2存储信息0、VT管导通。执行写1，数据线上为高电平，对电容C0，数据线上为低电平，电2容上的电荷很快被释放掉。执行读操作时，若存储的信息为1，电容上有电荷，在数据线上产生输出信号；若存储的信息为0，电容上没有电荷，数据线上没有输出信号。在执行读操2ms）对电容进行一次充电，以补充泄漏掉的电荷，这就是所谓的存储器“刷新”或“再生3．刷新方式：DRAM采用读出方式进行刷新。因为读出后马上进行重写，所以读出过程也就是刷新过程。只要定时对全部存储单元----宋停云与您分享--------宋停云与您分享----4．优点：内部线路简单，集成度高，功二、DRAM的结构特点RAMRAM一样，其存储体也是由许多基本存储单元排列组成的二维存DRAM的结

列选择信号

行选择信号VT1C刷新放大VT2数据线----宋停云与您分享--------宋停云与您分享----构具有两个特点：一是DRAM芯片一般都设计成位结构形式，即每个存储单元只有一个数

图5-3-12单管DRAM基本存储单元电路----宋停云与您分享--------宋停云与您分享----8K×lb16K×lb64K×lb256K×lbDRAMDRAMRAS把行地址打入行地址锁存器，随后再由列地址选通信号CAS把列地址打入列地址锁存器，访问地址分两次打入，使DRAM芯片的对外地址线引脚大大减少，仅需与行地址相同即可。·20·----宋停云与您分享--------宋停云与您分享----三、DRAM控制电路DRAM/写操作之外，还要定时刷新，因而需要设置专门的控制电路—DRAMDRAMDRAMCPUDRAM芯片之间CPUDRAM控制器为系统设计5-3-13DRAM控制器的逻辑结构图。刷新地址刷新地址地址总线计数器地址多路开关地址CPUDRAM刷新定时器RAS仲裁电路读/写时序发生器CASWE图5-3-13 DRAM控制器的逻辑结构图图中各部分的功能如下：地址多路开关用来把CPU输出的内存地址转换成行地址和列地址，在RAS和CAS信号的控制下，分两次送入DRAM芯片，实现行、列地址的分时打入。刷新定时器控制DRAM芯片的刷新定时时间。刷新地址计数器用来提供逐行刷新时的刷新地址。仲裁电路的作用是，当来自CPU的读写请求和来自刷新定时器的刷新请求同时到来时，由仲裁电路对二者的优先权进行裁决。时序发生器产生行地址选通信号RAS、列地址选通信号CAS、写信号WE。只读存储器（ROM）只读存储器的内容是预先写好的程序和数据，一旦写入，使用时就只能读出不能写入，并且断电后能长期保存。根据制造工艺和功能的不同，只读存储器可分为掩模式只读存储器MRO、可编程只读存储器PRO、可擦除可编程只读存储器EPRO）和电可擦除可编程只读存储器EEPRO。一、掩模式只读存储器（MaskedROM，MROM）掩模式只读存储器是由生产厂家根据用户提供的程序和数据，先把要存储的信息制作成掩模，然后经过两次光刻而制成的。一旦制成后，信息就不能更改。掩模式只读存储器的存储单元可用二极管、MOS管、双极型晶体管构成。其中MOS型只读存储器功耗小、速度慢，适用于一般微型计算机系统；而双极型只读存储器功耗大、速度快，适用于速度要求较高的微型计算机系统。·21·----宋停云与您分享--------宋停云与您分享----05-3-144×4MOSA1A0译码后输444位数据）输出。图中所示的矩MOS10。若地03 1 0A1A0=00000MOS管与其相连（D、DD列，则MOS管导通，对应的数据线输出为；若没有MOS管相连，则输出为13 1 000100。依此类推，可以读出单元11001231010。00A00A1地址译码0110A0器11DD0123D3 D2 D1 D0图5-3-14 掩模式只读存储器构成原理图二、可编程只读存储器（ProgrammableROM，PROM）PROMROM中的内容，5-3-15PROM，这种存储器是用熔丝的接通和断开来表示所存储的信息1。用户编程时，对需01，从而实现了编程。但是，熔丝一旦烧断再无法恢复，所以PROM只允许编程一次。选择线浮栅管选择线浮栅管Di行选择线U行选择线UDD熔丝DD----宋停云与您分享--------宋停云与您分享----Di图5-3-15 PROM原理图

图5-3-16 浮栅型MOSEPROM原理图----宋停云与您分享--------宋停云与您分享----·22·----宋停云与您分享--------宋停云与您分享----三、可擦除可编程只读存储器（ErasablePROM，EPROM）EPROM中存放的信息可以通过紫外线的照射来擦除，擦除后可以用电流脉冲重新写入程序或数据，而且可以多次进行擦除和重写，所以称为可擦除可编程只读存储器。EPROMMOS5-3-16所示。浮PMOS管相似，只是栅极浮空没有引出端，周围被二氧化硅绝缘层包围，称为浮栅。原始状态的浮栅不带电荷，浮栅管不导通，位线上是高电平，即存储的DS25VS间被0。由于浮栅被绝缘层包围，注入的电子不会泄露，保存的信息也就不会丢失。EPROM芯片上有一个石英玻璃窗口，当用紫外线照射窗口时，所有存储元电路中浮栅EPROM还可以重新编程。EPROM的优点是可以进行多次编程，它的缺点是需要擦除重写时，必须从系统中拆下来，在紫外线灯下照射20min，擦除原有信息后，再用专门的编程器重新写入新的程序或数据。另外，EPROM芯片照射后，其中的全部信息都被擦除，不能实现部分内容的修改。四、电擦除可编程只读存储器（ElectricallyEPROM，EEPROM）EEPROMEPROMEEPROM采用EPROMEEPROM可以在线EPROM那样必须从电路中拔下来；另外，EEPROM的擦除和编程是以字节为单位进行的，可以方便地改写其中的任一部EPROM那样必须全部擦除和重写。EEPROMRAM那样随机地进行改RAMROMEEPROM并不能用来代EPROM要快得多，RAMRAM长得多。五、闪速存储器（FlashMemory）EPROMEEPROMEPROM的基础上增一样是用电来擦除的，但只能擦除整个区或整个器件。与EEPROM相比，闪速存储器的成本更低，密度和可靠性更高，目前价格已略低于DRAM，容量已接近于DRAM，是唯一具有大容量、非易失性、低价格、可在线改写和高速度等特性的存储器，所以在现阶段，它除了取代EPROMEEPROM来存放主板和显卡的BIOS以外，还广泛应用于便携式计算机的微型计算机卡存储器，成为代替磁盘的一种理想工具。5.4 存储体系结构用户的存储要求：存储容量大，存取速度要快，成本低。存储器的局限：容量、存取速度、成本、相互矛盾，很难兼顾。半导体存储器存取速度·23·----宋停云与您分享--------宋停云与您分享----较快，但容量有限，磁盘、光盘存储器存储容量大，但存取速度慢，在同一存储器中要同时兼顾这三方面是很困难的。存储器的层次结构存储器有三个主要特性：容量、速度和价格/位(简称位价)。通常，速度越快，位价越高；而容量越大，则速度越低。我们可以用图5-4-1所示的一个存储器分层结构图来形象反映存储器的这种特征。Cache主存辅存Cache主存辅存度 容位越 量价来 越越越 来来高 越越大低图5-4-1 存储器分层结构图存储器的层次结构主要体现为：缓存—主存、主存—辅存两个层次上，如图5-4-2所示。CPUCPU缓存主存辅存辅助硬件辅助软、硬件图5-4-2存储器的层次结构图5-4-2存储器的层次结构缓存—主存：速度接近于缓存，高于主存；容量和位价却接近于主存。主存—辅存：速度接近于主存，容量接近于辅存，平均位价也接近于辅存位价。现代的计算机系统几乎都具有这两个存储层次，构成了缓存、主存、辅存三级存储系统。高速缓冲存储器（Cache）特性：CacheCPU和主存之间的一种高速小容量存储器，其内容是主存部分内Cache通常由高速的SRAM·24·----宋停云与您分享--------宋停云与您分享----Cache的目的CPUCacheCPU提供指令和数据，从而加快了程序的执行速度。理论基础：程序访问的局部性原理。CPU之间设置一个高速的容量相对较小的存储器CacheCPU处理数据时，首先到Cache中查找所要读取的数据或指令，如果找到则直接读取，称为命中。如果没有找到，再到内存中查找所要读取的数据。命中率CacheCache中直接找到数CacheCacheCache在高速缓存组织结构中，有两个重要的方面：地址映像和替换算法。一、地址映像地址映像：Cache的容量比主存容量小得多，它保存的内容只是主存内容的一个子集。Cache与主存间的数据交换是以块为单位进行的，一个Cache块对应多个主存块。为了把信息放到Cache存储器中，必须应用某种函数把主存地址映像到Cache，称作地址映像。地址变换：CPU访问存储器时，给出的一个字的内存地址，将其会自动变换成Cache地址的过程叫作地址变换。主存与Cache之间的地址映像有全相联映像、直接映像、组相联映像3种方式。Cache—主存系统，Cache8256块，每块中有同样多的字，下面以这个系统为例介绍三种映像方式。1．全相联映像方式全相联映像是指主存中的任意一块可以装入Cache5-4-3所示。优点：灵活，命中率高缺点：比较器电路难于设计和实现，只适合于小容量Cache采用。CacheBCacheB…B…B…B…B…B图5-4-3全相联映像示意图B0B10123 B254B2554·25·----宋停云与您分享--------宋停云与您分享----2．直接映像方式主存中的一个块只能装入到CacheCacheCache映像到Cache5-4-4所示。----宋停云与您分享--------宋停云与您分享----CacheB…0B …1B2B …

主存B 第0B 11… 页B7…第32第32页248B249----宋停云与您分享--------宋停云与您分享----3 … …B4

B255----宋停云与您分享--------宋停云与您分享----图5-4-4直接映像示意图优点：访问地址只与Cache中一个确定块的标记相比较，硬件简单、成本低。CacheCacheCache。3．组相联映像方式CacheuvCacheCacheCache5-4-5所示。组相联映像方式中Cache分成u组，每组v块，称为v路组相联映像，其中的每组块数v一般取值较小，典型值是8等，奔腾微型计算机中的Cache采用的是两路组相联映像。·26·----宋停云与您分享--------宋停云与您分享----S0S0S1S2S36位B0B1B2B3B4B5

S0…S3…S…124

主存第1页第1页B0B1 第… 1B 页6B7…第32第32页248----宋停云与您分享--------宋停云与您分享----B6B7 …

B249----宋停云与您分享--------宋停云与您分享--------宋停云与您分享--------宋停云与您分享----标记 S

127

B254B255----宋停云与您分享--------宋停云与您分享----图5-4-5组相联映像示意图二、替换算法Cache的工作原理要求它尽量保存最近经常被CPU访问的数据。如果某次访问Cache未命中时，需要把一个新的主存块调入Cache，当允许存放此块的位置都被其他主存块占满时，就要产生替换。替换需要需按照某种策略选择相应的替换算法，常用的替换算法有先进先出替换FIF（LF（LRRAN。1．先进先出（FIFO）算法FIFO算法是把最先调入Cache的主存块替换出去。这种算法替换的依据是主存块在Cache内的驻留时间，首先被替换的是在Cache中驻留时间最长的那些数据块，它不需要随时记录各个数据块的使用情况，所以实现容易，开销小。2．最不经常使用（LFU）算法LFU算法是把一段时间内被访问次数最少的那个数据块替换出Cache中的每个数据块都设置一个计数器，新块调入后计数器从0开始计数，以后每被访问一次，计数器的值加1。当需要替换时，比较各特定块的计数值，将计数值最小的块3．近期最少使用（LRU）算法LRU算法是把一组中近期最少使用的数据块替换出Cache。在这种算法中，每个数据块也设置一个计数器，但每访问Cache一次，命中块的计数器清零，其他各块计数器加1。当需要替换时，比较各特定块的计数值，将计数值最大的块替换出。这种算法保护了刚调入Cache中的新块，使Cache有较高的命中率。·27·----宋停云与您分享--------宋停云与您分享----4．随机替换（RAND）需要替换时从特定的块位置中随机地选取一块替换掉即可。优点：硬件容易实现，速度比较快。缺点：Cache的命中率和工作效率低。三、Cache的读/写操作Cache的内容是主存中部分内容的副本，它应与主存内容保持一致。为避免CPU在读/写过程中丢失新数据，必须将Cache中的数据及时并准确地反映到主存中。对Cache—主存/写操作有如下几种方式：1．贯穿读出式（LookThrough）Cache中查找所需数据。如果访问Cache命中，则直接从Cache中读取数据；如果未命中，则将访问请求传给主存，访问主存取得数据。优点：降低了CPU对主存的访问次数。缺点：延迟了CPU对主存的访问时间。2．旁路读出式（LookAside）CacheCache的速度更快，如果命中，则CacheCPU的同时，中断CPU对主存的请求。如CacheCPU直接访问主存取得数据。优点：没有时间延迟。缺点：每次CPU都要访问主存，占用了部分总线时间。3．全写法（WriteThrough）CPUCacheCache命中时，Cache与CacheCache未命中时，只能直接向主存进行写入。优点：操作简单。缺点：CacheCPU向主存的写操作无高速缓冲功能，降低了Cache的功效。4．写回法（WriteBack）CPUCacheCache的内容，而并不立即写入主存，只有当此块被替换出时才写回主存。优点：减少了访问主存的次数。CacheCPU修改过。当某块被换出时，根据此块的修改位是1还是0，来决定将该块的内容写回主存还是简单弃去。四、微型计算机中Cache技术的实现Cache结构。一级缓存Cache）直接集成在CPU内部，又称为内部Cache，容量一般在8~64KBL1Cache速度快，非常灵活、方便，极大地提高了微型计算机机的性能。二级缓存Cache）L1Cache的·28·----宋停云与您分享--------宋停云与您分享----128KB~2MB之间，以前的微型计算机一般都将L2Cache做在主板上，新型CPUCPUL2Cache封装在一起。CacheCacheCacheCache的内容CPU内部就可完20％的内存申请与外部内存打交道20％的外部内存申请中的80％4DRAM中。外存储器特点：容量大、速度慢、价格低、可脱机保存信息等特点，属“非易失性”存储器。种类软盘。硬盘、软盘均属于磁表面存储器。：在不同形状的载体上，涂有磁性材料层。工作时，靠载磁体高速运动，由磁头在磁层上进行读/写操作，信息被记录在磁层上，这些信息的轨迹就是磁道。磁盘的磁道是一个个同心圆环，磁带的磁道是沿磁带长度方向的条型区域。图5-4-6是磁盘和磁带的磁道的示意图。磁道磁道图5-4-6磁盘和磁带的磁道一、软盘1．软盘的应用广泛应用于20世纪80年代及90年代初期，在光盘、移动硬盘等其他外部存储设备没有出现以前，是唯一的可移动、可携带的外部存储设备，软件安装、个人文件保存、文件交换、文件备份主要都采用软磁盘为载体。USB接口的存储设备的出现和普及，软盘正逐渐被淘汰。2．软盘的种类5.253.53.5英寸软盘，5.25英寸软盘已经淘汰。根据容量的大小，软盘的可分为高密度软盘和低密度软盘。低密度软盘容量为720KB，高密度软盘容量为1.44MB。目前，720KB的低密度软盘已淘汰。·29·----宋停云与您分享--------宋停云与您分享----3．软盘的结构微型计算机机软盘系统是由软盘片、软盘控制器、软盘驱动器（磁头位于其上）组成。软盘的物理外观如图5-4-7所示。写保护缺口中心轴孔索引孔（定位孔）磁头读/写窗磁头读/写窗中心轴孔写保护口图5-4-7 5.25英寸软盘和3.5英寸软盘结构（1）软盘盘片软盘盘片由类似于塑料薄膜唱片的柔性材料制成，上面涂有极薄的一层铁氧体磁性材①磁道：盘片上的若干个同心圆环为磁道，5.25英寸盘有40条磁道和80条磁道两种，80个磁道。②扇区沿盘片径向将每个磁道划分成若干个扇型区域称扇区每个扇区可以存放512字节数据。高密度软盘每个磁道上有 18个扇区，整个软盘的容量达到 2×80×18×512B=1.44MB。（2）软盘驱动器·30·----宋停云与您分享--------宋停云与您分享----①磁头：磁头用于读写盘片上的数据信息，每一个记录面对应1个磁头。②磁头定位系统：软驱的磁头定位系统主要由磁头小车、磁头小车驱动步进电机、0磁道定位及相应的控制电路等部分组成、步进的方向来实现。③读/写系统：读电路由前置放大、低通滤波、微分放大、限幅放大、数据鉴别及数据幅放大，信号变成方波，再经数据鉴别（数据是0还是1、数据整形后送到主机；当主机发⑤信号检测系统：信号检测系统是将软驱的相关状态报告给主机，主机根据收到的软驱状态信息，发出相应的操作命令。00住00磁道信号给主机。索引信号检测。软盘有一个索引孔，该索引孔产生的脉冲索引信号标志着每个磁道3.5图5-4-8所示为3.5英寸软盘驱动器外观图。软驱控制电路板主轴电机图5-4-8 3.5英寸软盘驱动器（3）软盘控制器·31·----宋停云与您分享--------宋停云与您分享----早期的微型计算机中，软盘控制器以专用扩充卡形式安装在ISA总线插槽中，后来以SuperI/O芯片的形式出现。内置的软盘控制器通常由系统BIOS设置程序配置。4．软盘的工作原理（1）信息存储ISOIBM5.253.5IBM3740格式，每条磁15、918、36512B。（2）软盘接口34线的扁平电缆连接的，最多接两台驱动器。5．软盘技术的最新发展ZipLS-120Zip100MB，LS-120120MB，分别是传统软盘容量的69倍和83倍。大容量软磁盘之所以能达到如此高的容量，是因为采用了新的技术。（1）光学定位技术LS-120使用了激光光学定位技术，比磁定位技术更为准确，可以在相同1736条磁道。磁道数目的增多，为容纳更多数据，提31MB120MB还相差甚远。实现120MB的容量还依赖于ZRM（ZoneBitRecording，圆周位记录）技术，该技术可使每条磁道上的扇区数不再相同。//写头来不及感应/写头，所以LS-12051个扇区，而最外圈的92个扇区。（2）盘面材质120MB盘片采用一光学定位技术加上高密度金属涂层的盘面技术的应用，产生了大容量的软盘。·32·----宋停云与您分享--------宋停云与您分享----二、硬盘硬盘的英文全称是HardDis（简称H。年，IBM公司推出，其特点是：工作时，磁头悬浮在高速转动的硬盘及驱动器：主要由固定面板、控制电路板、磁头组、盘片组、主轴电机、接口及其它附件组成。其中磁头组和盘片组件是构成硬盘的核心，它们被封装在硬盘的净化腔体内。硬盘的外形：如图5-4-9所示，其正面有产品标签、安装螺丝和透气孔。硬盘外部结构可以分成接口、控制电路板、固定面板三个部分。产品标签透气孔安装螺丝图5-4-9 硬盘驱动器硬盘的内部结构：主要包括盘片组、磁头驱动机构、磁头组、主轴电机等几个部分，如图5-4-10所示。0.1~0.3μm写操作。1．盘片组盘片是硬盘存储数据的载体，硬盘盘片大多采用铝金属薄膜材料制成。5-4-10所示。硬盘记录信息需划分为面、磁道、扇区、柱面和着陆区。·33·----宋停云与您分享--------宋停云与您分享--------宋停云与您分享--------宋停云与您分享----盘片组主轴电机 扇区磁头组磁头移动手臂磁头驱动电机

0磁道一个柱面----宋停云与您分享--------宋停云与您分享----磁头前置控制电路 磁道图5-4-10硬盘盘片组结构0120磁头Hea、12磁头等。硬盘的磁头数与盘面数相同。②磁道：在盘片表面上以盘片圆心为中心，分出不同半径的同心圆环用来存放数据，（Trac③柱面：在硬盘中我们将不同盘片相同半径的磁道组成的空心圆柱体称为柱面Cylinder。硬盘的柱面数等于每个面的磁道数。④扇区：为了有效的管理硬盘数据，将磁盘沿径向划分成若干个扇形区域，每个磁道（Secto512硬盘容量=磁头数（记录面数）×柱面数×每道扇区数×512字节⑤着陆区：硬盘不工作时磁头停放位置的区域，通常指定一个靠近主轴的内层柱面作2．主轴组件主轴组件包括轴承和驱动电机等。3．磁头驱动机构4．磁头组件磁头组件是硬盘中最精密的部件之一，它是由读/写磁头、传动手臂、传动轴三个部分组成。三、光盘·34·----宋停云与您分享--------宋停云与您分享----120mm80mm的圆盘片，最常见的是直径为120mm的光盘。如图5-4-11所示。5-4-11光盘度都是一样的，这条线称为光盘轨道。可以用刻录机在光盘轨道上刻出一个个极小的凹点，这些不同的凹点与平面被激光照射时，产生不同的反射光，形成对应的数据0和1，如图5-4-12所示。（a）CD轨道 （b）DVD轨道图5-4-12光盘的轨道光盘也以扇区为信息存储单位，一般每扇区有2048字节。不同类型的光盘有不同的扇区数，存放数据的容量也有所不同。从光盘的存储数据方式上可将光盘分为光盘和VideoDisc）光盘两大类。1．CD光盘CD数字音乐光盘CD-DCD音乐光盘，又称为AudioC，是其它光盘的始祖。·35·----宋停云与您分享--------宋停云与您分享----CD只读式光盘CD-RO：只读式光盘，使用最广泛。它具有容量大、价格低Mode-1与Mode-Mode-1的CD-ROM可存放的数据容量650M。Mode-2CD-ROM742MB。印刷面不含数据，数据存放在银白色的一面。CD（CD-CD-R的工作原理是利用大功率激光束的热效应使激光焦点照射记录层的有机染料产生不可逆的物理化学变化，形成具有与CD-ROM光盘凹点相同的光学反射特性。CD重复擦写式光盘CD-R：可重复擦写式光盘，光盘上的数据可自由更改1000CD-RCD-R高。2．DVD光盘DVD光盘特点①DVD光盘与CD-ROM光盘的外观相似，直径、厚度、数据轨道、扇区长度都与CD-ROMCD-ROMDVD0.6mm盘片5-4-13光盘和DVD光盘的轨道间距与坑点长度也有很大差别，如图5-4-1（（）所示。所以DVDDVD-5的存储容量可达4.7GCD-ROM7倍多。②DVDCD11.35MBps，CD150KBps。③所有DVD驱动器都可以读取----宋停云与您分享--------宋停云与您分享----CD光盘。DVD光盘分类

图5-4-13DVD光盘的结构----宋停云与您分享--------宋停云与您分享----①DVDDVD-Audio2000CD-Audio，声音采样范围更44.1~192KHz16、2024位采样。支持视频、字幕、菜单、屏保等。②DVD视频光盘DVD-Video：用途类似LD（激光视盘机）或VideoCD，是最早的DVD产品，也是目前应用最广的一种DVD光盘，即人们所说的DVD影碟。③DVD只读光盘DVD-ROM用来存储计算机数据、文件的只读光盘，用途类似CD-ROM，是CD-ROM光盘的换代产品。任何的数据信息都可以存放在DVD-ROM光盘上。④DVDCD-RDVD光盘。⑤可多次读/DVDDVD-RAMDVD+RWDVD-RAM100000的优势就是兼容性好；DVD+RW最大的特色就是它的速度快，缺点是价格高。5.4.4 虚拟存储器虚拟存储器是指存储器层次结构中主存—外存层次的存储系统·36·----宋停云与您分享--------宋停云与您分享----在虚拟存储器中有三种地址空间：逻辑地址空间，物理地址空间，辅存地址空间。①逻辑地址：程序员编写程序时使用的地址空间称为虚拟地址空间或虚存地址空间，与此相对应的地址称为虚地址或逻辑地址。③辅存地址：磁盘存储器的地址空间，用来存放暂时不使用的程序和数据，相应的地址称为辅存地址。CPU运行程序访问存储器时，给出的地址是虚地址，首先要进行地址变换，如果要访问的信息在主存中，则根据变换所得的物理地址访问主存；如果要访问的信息不在主存中，5.5 控制器控制器的工作原理1．控制器功能控制器是计算机系统的指挥中心，其作用是控制程序的执行，它应具有下列功能：①取指令：根据程序入口地址，从存储器中取出一条指令，并指出下条指令的地址。取出的指令送到指令寄存器，以便分析运行该指令。②分析指令：又称为解释指令或指令译码。是对当前取得的指令进行分析，指出它要③执行指令：根据分析指令产生的控制命令和操作数地址，形成相应的操作控制信号序列，通过运算器、存储器、输入／输出设备的执行，实现每条指令的功能。计算机不断重复上述三种操作：取指、分析、执行；再取指、再分析、再执行，……，如此循环，直到遇到停机指令或外来干预为止。④控制程序和数据的输入与结果的输出：根据程序的安排并通过人的干预，在适当的时候向输入／输出设备发出一些相应的命令来完成输入／输出功能DMA2．控制器类型·37·----宋停云与您分享--------宋停云与您分享----控制器的组成控制器的基本组成如图5-5-1所示。1．程序计数器（ProgramCounter，PC）又称为指令指针寄存器InstructionPointeI，用于存放下条指令的地址。程序开始PCPC的值，使其一直指向下次要取的指令。指令地址的形成途径：①顺序执行：通过程序计数器自动增量形成下条指令地址，每取一条指令，PC按指令形式自动加1或加2等；②转移程序：由转移指令形成转移地址送程序计数器，形成下条指令地址。图5-5-1控制器组成框图2．指令寄存器（InstructionRegister，IR）·38·----宋停云与您分享--------宋停云与您分享----3．指令译码器（InstructionDecoder，ID）功能对指令寄存器的操作码部分进行译码，产生相应的控制信号。4．时序控制信号形成部件对译码器送来的控制信号，按一定的时序关系产生控制信号序列，控制CPU内部各部件完成指令功能。同时也发出各种外部控制信号。5．脉冲源和启停电路RESE。启停电路保证送出或封锁时钟脉冲，控制时序信号的发生或停止，从而启动机器或使之停机。指令的执行过程计算机工作的过程就是指令的执行过程，而指令的执行是控制器控制各部件协调工作，完成指令的功能。指令MOV [1200]，AL的执行需要三步来完成，取指令、分析指令即指令译码、执行指令。执行过程为：………10001001MOV的操作码001002121003…1200××…××……图5-5-2 指令的内存存放示意图1．取指令由于取上条指令时，程序计数器PC中已形成本条指令地址1000H，取本条指令的过程如下：①将程序计数器PC的内容1000H，经地址总线AB送存储器的地址寄存器AR。②程序计数器PC内容加3，变成1003H，为取下条指令做准备。③AR的内容经地址译码，选定存储单元1000H。④控制器发读信号经控制总线CB送给存储器，读出指令经数据寄存器DR、数据总线DB送指令寄存器IR。2．分析指令指令译码器ID对取出指令的操作码进行译码，识别出是直接寻址的传送指令，发出完·39·----宋停云与您分享--------宋停云与您分享----成下一步操作的控制信号。3．执行指令①将指令寄存IR中的操作数地址1200H送运算器，再经地址总线AB送地址寄存器AR。②地址译码器对AR的地址进行译码，选定操作数的存储单元。③将AL中的数据内容送到数据总线DB上。DBDR写入到指定的存储单元中。到此整个指令执行完毕，继续执行下条指令，直到程序结束。控制器的控制方式一、同步控制方式二、异步控制方式三、联合控制方式联合控制方式是同步控制方式和异步控制方式相结合的方式微程序控制器组合逻辑控制器和微程序控制器的主要差别是控制信号形成部件采用了不同的设计方法和设计原理，其它部分相同。·40·----宋停云与您分享--------宋停云与您分享----微程序设计思想由英国剑桥大学的威尔克斯（M．V．Wilkes）教授于1951年提出。一、微程序控制器的基本概念1．微程序的基本概念和术语①微命令：构成控制信号序列的最小单位，即能直接作用于某部件控制门的命令。如控制门的选通信号、触发器的打入脉冲、置位脉冲等。②微操作：由微命令控制实现的最基本的操作。如取指的基本操作，即（PC）→AR，PC+1PDIR等，都是微操作。③微指令：同时发出的控制信号所执行的一组微操作命令。微指令是把同时发出的控④微程序：微指令序列的集合。计算机中，一条机器指令对应一段微程序，每条机器指令的功能都是由相应的一段微程序完成的。⑤控制存储器：控制存储器是微程序控制器的组成部分，用于存放微程序的存储器。由于该存储器主要存放控制命令与下条要执行的微指令地址，所以被称为控制存储器。2．微程序设计的基本思想3．机器指令与微指令，程序与微程序，主存储器与控制存储器的关系（每个语句对应若干机器指令组主存储器是存放程序和数据的二、微程序控制器的组成及工作原理1．微程序控制器的组成5-5-3所示。①微指令地址形成电路：用于形成微程序入口地址和下条微指令地址。机器指令操作·41·----宋停云与您分享--------宋停云与您分享----②微地址寄存器：用来存放微指令地址。由微地址形成电路形成的微指令地址，寄存在微地址寄存器中。④微指令寄存器：存放从控制存储器中读出来的微指令。微指令包括两大部分：微操作控制字段和顺序控制字段（下址字段，微操作控制字段提供微命令，顺序控制字段指示下条微指令地址的形成方式或直接提供下条微指令地址。图5-5-3微程序控制器组成框图2．微程序控制器的工作原理微程序控制方式是将每一条机器指令的执行①从控制存储器中取出一条“取机器指令”用的微指令，送微指令寄存器。这是一条01IR。②机器指令操作码经微地址形成部件形成与该指令对应的微程序入口地址，送微地址寄存器。③从控制存储器中逐条取出微指令，送微指令寄存器。每条微指令提供一个微命令序列，控制有关操作。每执行完一条微指令，再由下址字段指出下条微指令的地址，继续取出下条微指令执行。④执行完对应一条机器指令的一段微程序后，返回0号（1号）微地址单元，读取“取机器指令”的微指令，以便取下条机器指令继续执行。8086的内部结构8086微处理器是Intel公司1978年推出的一种高性能的16位微处理器。019 6 16 3 15 08086采用40引脚的双列直插式封装，如图5-5-4所示。有16根数据线（AD15～AD，地数据双向复用20根地址线A /SA /S和AD AD，均为复用线，可寻址的019 6 16 3 15 0·42·----宋停云与您分享--------宋停云与您分享----地址空间达1MB。图5-5-4 8086CPU封装及引脚排列8086工作时，只需要一个5V电源和单相时钟，时钟频率为5～8MHz。8086CPU内部结构按功能可分为两部分：总线接口单元Interface和执行单元EExecutionUni，如图5-5-5所示。一、总线接口部件（BusInterfaceUnit，BIU）1．总线接口部件的功能CPUI/O2．总线接口部件的组成总线接口部件由下列各部分组成。（1）4个16位段地址寄存器8086的存储器是分段使用的。编程时，程序通常可分为代码段、数据段、堆栈段、附加数据段。程序和数据在内存中分段存储。CS称为代码段寄存器，用于存放代码段地址，DS称为数据段寄存器，存放数据段地址，ES称为附加数据段寄存器，存放附加数据段地址，SS称为堆栈段寄存器，存放堆栈段地址。（2）1个16位指令指针寄存器（InstructionPointer，IP）IPPC。程序运行时，由CS指定CS和IPIP在程序运行时有自动增量·43·----宋停云与您分享--------宋停云与您分享----（3）1个20位地址加法器用于形成20位物理地址。（4）1个6字节指令队列8086的指令队列为6个字节。在执行指令的同时，从存储器中取下面一条或几条指令放入指令队列，这样CPU执行完一条指令即可立即执行下一条指令，不用等待执行完再取指令，提高了CPU的效率。（5）总线控制逻辑对数据总线、地址总线、控制总线进行管理控制。图5-5-5 8086CPU内部结构3．8086CPU地址形成20808620位地址线，可直接寻址的最大内存空间为220=1MB，即00000H～FFFFFH。这种用于对存储器寻址的地址，称为物理地址，也80861616位的地址，20位的地址。8086的内存管理采用分段结构，一个程序可以有代码段、数据段、堆栈段和附加数据段，分别由段寄存器CSDSES8086CPU一次只能访问某IP中。16位，所以每段最多为216=64K5-5-6所示。·44·----宋停云与您分享--------宋停云与您分享----内 存…内 存…IP…BX,SI,DI…BX,SI,DI…SP,BP图5-5-6 8086存储器的分段管理代码段DS数据段ES附加段SS堆栈段CS：I。程序执行中访问存储器时，需由地址加法器根据16位的逻辑地址计算出20位的物理地址。计算方法是物理地址=段地址×16＋偏移量4位加上段内偏移量得到，如图5-5-7所示。二进制数每左124。1616位4位段寄存器的值段寄存器的值段内偏移量+段内偏移量物理地址20物理地址20位图5-5-7物理地址的形成过程因同一物理存储单元可存在于不同的逻辑段中CS=C200H，IP=2B00H=C2000H+2B00H=C4B00H。=C4B00HCS：IPC200：2B00HC100：3B00H等等。二、执行部件（ExecutionUnit，EU）1．执行部件的功能·45·----宋停云与您分享--------宋停云与您分享----BIU部件进行数据交换等。2．执行部件的组成（1）4个16位通用寄存器8086AXBXDX416位通用寄存器，一般用于暂存中间运算的结果和参41688位寄存器使用，即AHAL，BH、BL，CH、CL，DH、。通用寄存器在程序设计中，可根据需要AXAL作为累加器，提供、CLDL作为数据寄存器，用于存放输出显示ASCIII/O端口地址。（2）4个16位专用寄存器4BPSPSI和目DIBP用于在字符串操作用于在4BP、SI、DI还可在寄存器间接寻址过程中，提供基地址和变址。（3）1个16位标志寄存器标志寄存器存放CPU运算结果的特征状态和控制状态。标志寄存器中的内容称为程序状态字ProgramStatusWorPSW。808616位标志寄存器中，使用了其中的9位，设9个标志。这9个标志按功能分为两大类：状态标志SZPCAO）和控制标志DIT。各标志位在标志寄存器中的安排如下：1514131211109876543210OFDFIFTFSFZFAFPFCF状态标志反映当前操作后算术逻辑单元ALU的状态，可通过测试这些标志来确定后面的操作，一般用于条件转移、条件调用等指令的判断条件。控制标志是人为设置的，对某一种特定的功能起控制作用。在指令系统中，有专门的指令用于设置和清除控制标志。各状态标志的具体作用是：①符号标志S（SignFla：前面的运算执行后，指出其运算结果是正还是负。它和SF=0②零标志Z（ZeroFla：指示当前运算结果是否为ZF=ZF=，运算结果为零。③奇偶标志P（ParityFla：指示运算结果低8位1PF=，运算结11的个数为偶数。④进位标志C（CarryFla（借CF=（借）位；CF=1，有进（借）位。⑤辅助进位标志A（AuxiliarycarryFla：也称为半进位标志。反映运算时半字节有无进（借）位。半进位即一个字节中，低44AF=0，无半进位；AF=1，BCD码运算中作为是否进行十进制数调整的判断依据。⑥溢出标志O（OverflowFlaOF=OF=，·46·----宋停云与您分享--------宋停云与您分享----有溢出。⑦方向标志D（DirectionFlaDF=，串操作以增量方式传送，即传送过程中地址不断增值；DF=1，串操作以减量方式传送，即传送