电子线路课程设计直接数字频率合成器设计

电子线路课程设计-直接数字频率合成器设计电子线路课程设计学院: 姓名: 学号: 指导老师: －－2012年12月目录摘要……………………（1）关键字…………………1）一、实验目的…………（1）二、实验设计基本要求………………（1）三、实验设计原理……………………（1）四、分模块设计……………………（3）…………………（3）2.频率预置与调节电路模块………………（5）………………（5）4．ROM模块…………………（6）5．测频电路模块…………（7）………（8）7．电路总图………………（10）五、调试、仿真、下载…………（10）六、实验中遇到的问题及解决方法………………（10）七、实验总结…………（11）……………………（11）2实验感想……………………（11）八、参考文献……………………（11）摘要：使用QuartusII软件和SmartSOPC实验箱的设计一个直接数字频率合成器（DDS），能够输出正弦波、余弦波、方波和锯齿波。并且可以通过开关输入四位的频率控制字和相位控制字来分别改变采样频率波形的相位。另外需要设计测频模和译码显示模块，以此来测得输出波形的频率并通过七段数码管进行显示。关键词：QuartusII频率控制正弦ROM测频电路译码显示一、实验目的：1.学习使用QuartusII软件做复杂逻辑电路的设计。2.学习使用FPGA实现直接数字频率合成器（DDS）。3.学习VHDL源程序文件的程序代码编写及编译。4.熟悉SmartSOPC实验箱硬件测试时的基本使用方法。二、实验设计基本要求1.利用QuartusII软件和SmartSOPC实验箱实现DDS的设计；2.DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的RAM实现，RAM结构配置成4096×10类型；3.具体参数要求：频率控制字K取4位，基准频率fc1MHz,由实验板上的系统时钟分频得到；4.系统具有清零和使能功能；5.利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够通过示波器观察到正弦波形；6.通过开关（实验箱上的K）输入DDS的频率和相位控制字，并能用示波器观察加以验证；三、实验设计原理DDS即DirectDigitalSynthesizer（数字频率合成器），是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术，是一种新型的数字频率合成技术。具有相对带宽大、频率转换时间短、分辨力高、相位连续性好等优点，很容易实现频率、相位和幅度的数控调制，广泛应用于通讯领域。其基本的结构图如下所示：相位字输入频率字输入信号输出系统时钟由上图的框图可以看出，DDS主要由相位累加器、相位调制器、正弦波数据表（ROM）、D/A转换器构成。相位累加器由N位加法器和N位寄存器构成。每来一个时钟信号，加法器就将频率控制字k与累加寄存器输出的累加相位数据相加，相加的结果又反馈送至累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位相加。由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是DDS输出的信号频率。用相位累加器输出的数据作为波形存储器（ROM）的相位取样地址，这样就可以把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值的转换。如果设置相位控制字P，那么把相位控制字与相位寄存器的输出相加所得的结果作为正弦查找表的地址，就可以控制改变DDS输出正弦波的初始相位。选取ROM的地址即相位累加器的输出数据时，可以既间隔选项，相位寄存器输出位数M一般取10~16位，这种载取方法称为截断式用法，以减少ROM的容量。M太大会导致ROM容量成倍上升，而输出精度受D/A位数的限制未有很大改善。工作原理：通过开关输入四位的频率控制字给一个加法器，将加法器的输出送至相应位数的寄存器，再将寄存器的输出送给累加器。在此之前先定制一个存储相应波形数据ROM，将寄存器的输出接到波形ROM，ROM的输出给SmartSOPC试验系统的D/A转换芯片，再通过低通滤波器滤除掉高频分量部分，便可以得到连续光滑的波形（可以通过连接的示波器看到）。波形的相位还可以通过输入的四位相位控制字来改变。频率控制字和测得的波形的频率可以通过用数据选择器和七段译码器搭建的译码显示电路显示出来。其流程图如下：分模块设计1.分频模块：EDA实验室提供的脉冲频率为48MhZ，而本次实验中计时器需要1hz的脉冲信号，测频电路需要0.5hz的脉冲信号，所以需要做分频电路模块，提供24Mhz，1Khz，1hz，0.5hz的脉冲信号。分频模块一共包括2分频，24分频，1000分频三个部分。（1）2分频部分2分频主要有D触发器构成。原理图如如下：（2）24分频部分24分频由一个3分频电路和8分频电路构成。3分频电路由74160构成，其原理图如下：8分频电路由三个2分频构成，其原理图如下：24分频电路的原理图：（3）千分频部分千分频电路由三个10分频电路构成。10分频电路由74163构成，其电路原理图如下：千分频电路的原理图如下：（4）分频电路总图按照所需分频的具体要求，将上述设计的各种分频电路进行组合，可以得到分频电路的总原理图。具体的分频模块总图如下：2.频率预置与调节电路模块频率预置和调节电路是由3片7483构成的。理论上频率控制字要求是四位二进制数，范围为0000到1111，但因为实验的具体要求在实际设计中需要将频率控制字设置为四位。所以设计中采取将四位频率控制字设置在低四位输入，同时需将高八位全部置0的方案。低四位的输入可以由实验箱上的开关进行控制输入。其输出是十二位的数，要求与后面的ROM相匹配连接。其具体电路图如下：相位累加器一个是要求带有累加功能的12位加法器。当脉冲信号到来的时候，加法器就将频率控制字与累加寄存器输出的累加相位数据相加，相加结果又送至累加寄存器的数据输入端。根据设计的要求，可以看到累加器需要由一个12位的加法器和一个12位的数据寄存器。其结构框图如下：12位相位量化序列频率控制字12位fc12位加法器的相加项目分别是四位频率控制字和反馈的寄存器输出。其具体电路图如下所示：12位寄存器的输入为上图加法器的输出结果，具体电路图如下所示：正弦查找表ROM是DDS电路的一个重要部分,设计方法是对正弦函数进行离散采样,采样数值需满足实验要求。然后将采样结果封装到ROM的对应存储单元，没一位地址对应一个数字，输出为10位。ROM需包含完整的正弦采样值，此设计采样4096个数值。正弦函数的采样幅值可以用excel软件生成，创建表格文件并存储得到的4096个数值。将得到的幅值复制到表格。然后制作一个ROM器件，将得到的mif文件导入器件，即得到正弦的ROM。得到正弦的mif的文件如下：同样的方法，只需改动表格中的幅值大小就可得到余弦，锯齿，三角，方波的mif，导入各自的ROM，即可得到所需所有的ROM。其每个器件截图如下：由于ROM预存的正弦函数的幅值最高位的输出每个周期只能变化一次，可以通过这个特点来进行频率测试。只需测出一秒内的幅值最高位的变化次数就是输出正弦波的频率。所以本模块的电路需要提供一个频率为1/2，占空比位50%的脉冲，此脉冲可以由前面的的分频模块提供。其中幅值最高位的变化频率可以依靠计数器来实现计数，此计数器得到的一秒内变化次数就是所需测量的频率。因为正弦波的频率范围限制，本计数器只需四位即可满足计数要求。其输出的连接显示译码电路。其具体的电路图如下：本次设计需要显示译码的是相位频率控制字和输出波形的频率。由于测频电路得到的频率本身即为BCD码可以直接译码显示，所以测频电路不要转码的过程，而相位频率控制字置二进制数，需要先转码位BCD码，然后进行译码显示。其中的二进制转BCD码的电路图如下:显示译码电路主要是由一个24选4电路，译码器7447以及一个由74160构成的计数器构成。其中24选4电路原理图如下：显示译码电路的总原理图如下：7．电路总图将上述设计中得到的各个分模块按照总电路的需要进行合理摆放，按照总图原理进行对应连接。得到的DDS的总图如下：五、调试，仿真，下载将设计得到的总电路图进行保存并置顶，对电路总图进行编译。若是编译中发现警告错误，打开电路原理图进行修正，不断重复上述步骤直到电路编译成功。新建一个波形文件（后缀名为.vwf），选择需要的观测节点，设置观测选项，给输入节点加入设定的信号，对此波形文件进行保存，然后仿真得到所需观测的波形。若电路得到合适的波形，则可以对此电路进行下载。首先需要选择合适的芯片EP1C12Q240C8，然后进行管脚的分配，具体管脚分配参见《EDA设计实验指导书》，最后进行程序的下载。六、实验遇到的问题及解决方法实验在设计分频电路模块时，直接参考了EDA2实验中电子钟的分频模块设计，因此在此模块设计时驾轻就熟，基本没遇到问题。至于频率预置与调节电路模块因为这块的电路设计较简单，连线也少，也很快完成了。实验设计中遇到的第一个难题累加器模块的设计，最终在和同伴探讨之后得到了正确的设计方案，问题也得到了解决。另一个难点是ROM模块的设计，因为模块设计的时候，单是正弦ROM需要的输入的采样数值就有4096个，若是采用手打输入无疑是需要大量时间，但采用excel软件的功能后简化许多。其后的测频电路设计主要是原理上无法做到融会贯通导致设计停滞，在花费大量的时间思考琢磨之后终于得到了采取幅值高位的变化频率代替正弦波频率的正确方案。最后的译码电路因为之前已经设计过类似的电路所以费时并不多。至于调试、仿真、下载阶段，因为电路中的一些小问题干扰也花费了较长时间改正调试，最终终于下载成功。七、实验总结实验收获：通过一周的数字频率合成器（DDS）的设计，在实验中掌握了利用QuartusII软件设计复杂逻辑电路的基本方法，并熟悉了FPGA实现DDS的设计过程，同时掌握了实验室中SmartSOPC实验箱硬件测试时的基本使用方法。实验中也进一步加深了对《数字逻辑电路》课程的认识，对复杂数字逻辑电路设计中需要的数电知识做了巩固复习。实验感想：本次的实验目的是熟悉数字逻辑电路设计的基本过程，在实验中发现了自身在学习数电知识中存在的遗漏，更重要的是发现了在学习过程中的一些问题。在以往的学习中，面对一些陌生的知识总是采取强迫记忆的方法，这样获得的知识不能长久存在脑中。经过实验