有源电阻无源器件

MOS器件物理MOS管交流小信号模型

MOS管低频小信号模型小信号是指对偏置的影响非常小的信号。由于在很多模拟电路中，MOS管被偏置在饱和区，所以主要推导出在饱和区的小信号模型。在饱和区时MOS管的漏极电流是栅源电压的函数，即为一个压控电流源，电流值为gmVGS，且由于栅源之间的低频阻抗很高，因此可得到一个理想的MOS管的小信号模型，如图所示。MOS管交流小信号模型其中（a）为理想的小信号模型。实际的模拟集成电路中MOS管存在着二阶效应，而由于沟道调制效应等效于漏源之间的电阻ro；而衬底偏置效应则体现为背栅效应，即可用漏源之间的等效压控电流源gmbVBS表示，因此MOS管在饱和时的小信号等效模型如图(b)所示。上图所示的等效电路是最基本的，根据MOS管在电路中不同的接法可以进一步简化。

(a)(b)MOS管交流小信号模型MOS管高频小信号等效电路在高频应用时，MOS管的分布电容就不能忽略。即在考虑高频交流小信号工作时必须考虑MOS管的分布电容对电路性的影响，所以MOS管的高频小信号等效电路可以在其低频小信号等效电路的基础上加入MOS管的级间电容实现，如图所示。MOS管交流小信号模型不同工作状态（截止、饱和、线性）时MOS管的分布电容值不同，因此若进行详细的计算比较困难，但可以通过软件模拟进行分析。另外，在高频电路中必须注意其工作频率受MOS管的最高工作频率的限制（即电路的工作频率如高于MOS管的最高工作频率时，电路不能正常工作）。有源电阻

MOS管的适当连接使其工作在一定状态（饱和区或是线性区），利用其直流电阻与交流电阻可以作为电路中的电阻元件使用。MOS二极管作电阻MOS二极管是指把MOS晶体管的栅极与漏极相互短接构成二端器件，如图所示。

有源电阻由上图可知，MOS二极管的栅极与漏极具有同的电位，MOS管总是工作在饱和区，根据饱和萨氏方程可知其转移特性曲线（漏极电流－栅源电压间的关系曲线）如下图所示。NMOSPMOS有源电阻(1)直流电阻此时NMOS管的直流电阻为：PMOS管的直流电阻为：

由以上两式可以发现：MOS二极管的直流电阻与器件的尺寸相关，并且还取决于VGS的值。

有源电阻（二）交流电阻交流电阻可以视为MOS管的输出特性曲线在VDS＝VGS时的斜率，对于理想的情况，即忽略沟道调制效应时，其值为无穷大。考虑沟道调制效应时，交流电阻是一有限值，但远大于在该工作点上的直流电阻，且其值基本恒定。有源电阻1）忽略衬底偏置效应首先根据饱和萨氏方程，可得到其电压与电流特性：则有：

上式说明当流过三极管的电流确定后，MOS管的二端压降仅与几何尺寸有关。有源电阻再根据MOS二极管的低频小信号模型，有：V1＝V和I＝V/ro＋gmV。所以小信号工作时MOS二极管可近似为一个两端电阻，其值为：

由上式可以看出：二极管连接的MOS管的交流电阻等于其跨导的倒数，且为一非线性电阻。但由于在模拟电路中一般交流信号幅度较小，因此，在直流工作点确定后，可以认为其值为一恒定值。

有源电阻2）考虑衬底偏置效应如果考虑体效应，如下图（a）所示，由于衬底接地电位，则有：V1＝－V，Vbs＝－V，其等效电路如下图（b）所示。（a)(b)有源电阻根据KCL定理，由上图（b）可以得到：

所以此时的等效电阻为：

上式即为考虑了衬底偏置效应与沟道调制效应的小信号电阻，由上式可知：在考虑衬底效应后，从M1的源端看其阻抗降低了。

有源电阻2MOS管的栅极接固定偏置根据MOS管的栅极所接的固定偏置的大小不同，MOS管可工作于饱和区与三极管区。在实际应用中，根据输出端不同，又可分为漏输出与源输出两类工作方式。

有源电阻1）漏输出，源极交流接地VGS是固定的，当MOS管的漏源电压大于栅极的过驱动电压时，MOS管工作于饱和区，忽略沟道调制效应时，其阻值为无穷大，但实际阻值应考虑沟道调制效应，可用饱和萨氏方程求出：

而当漏源电压小于栅极过驱动电压时，MOS管工作于三极管区，此时的等效输出电阻为：

有源电阻2）源输出，漏极交流接地此时栅源电压随输出电压变化，当MOS管工作于饱和区时，其输出电阻为1/gm；而当MOS管工作于三极管区时，其输出电阻值为：

式中的gm为器件跨导，而gd则为器件导纳。且有：

所以此时的输出电阻值较小。有源电阻总之，当MOS管在电路中作有源电阻时，一般栅接固定电位（接漏是一种特例），这时根据栅电压大小来判定MOS管的工作区域（饱和区与三极管区），另外，输出的端口是源端或是漏端，其呈现的阻抗也不同。

无源器件

在模拟集成电路中的无源器件主要是指电阻、电容等，精密的电阻、电容是MOS模拟电路设计所要求的主要基本元件，电阻或电容在电路应用中最关键的是要提供精确的元件值，但在大多数情况下，电阻或电容的绝对值不如它们的比值那么重要。

无源器件电阻电阻是模拟电路的最基本的元件，在集成电路中有多种设计和制造方法，并有无源电阻与有源电阻之分。电阻的大小一般以方块数来表示，电阻的绝对值为：

式中R□为单位方块电阻值，L和W分别是指电阻的长度与宽度。

无源器件若假定牧这些参炮数是统烤计无关浇的，则刷电阻值阴的偏差愧可表示以为：在大多数吴情况下，搂由于L>>ΔL，所以坊上式可厌简化成末：通常对僚于上式专中第一堆项偏差惰，离子校注入电怀阻比扩冶散电阻汤要小，衬衬底硅军电阻比约多晶硅驶电阻要并小（多帜晶硅材泻料晶粒桃结构变份化增加喉所致）兄；第二椅项偏差油，随着炊光刻技宇术特别斜是干法伍刻蚀即腊等离子到刻蚀技反术的出鬼现，该警项偏差压大大减谎小。无源器感件在某些坚设计中串，要求挨精确的浙电阻比垂值，对钥称叉指瘦式设计扬布局用科来补偿参薄层电罩阻与条乱宽范围闯的梯度完变化。在电阻设植计时还需皮注意相对眠于衬底的太寄生电容苏可能把一岩些高频噪变声通过电禁阻叠加在纳有用信号气上，所以炒在设计时帽对一些特付殊电阻必谷须加电屏粉蔽（如阱普接地，采绝用多晶电常阻或双多税晶结构）韵。无源器使件－源搜/漏扩前散电阻金属栅锄与硅栅记技术的NMOS和CMO东S工艺，袜与漏源孕区同时乞制成。方块电阻思值为R□＝20版~10其0Ω，在需要愤较大电晃阻时，帮需要很扛多方块车，占用阁很大面锁积，所浓以一般椒不用扩暗散电阻惭制作大店阻值的豆电阻。精度为±20%，温度系莫数为500~钢1500零ppm/比℃，电压系带数为100障~50钓0pp洁m/V，所以不港能用作精绑密电阻。存在大抗的寄生惠电容（n+-撞p结电容）甘，并且由悦于存在浅烧结，所以旷会产生压怠电电阻，客从而引入向误差。无源器锦件－P阱（N阱）扩散膀电阻（阱驼电阻或沟乐道电阻）CMOS金属栅和恶硅栅工艺鸣。R□＝10喇00~辰500冻0Ω，并且其育薄层电阻芦值更高。由于阱的浴扩散深度崭及其引起肾的横向扩谊散约有5沉至10微信米，使电减阻条不可绢能做得很精窄。且电很阻条之间墙还需要设持计出沟道膜截止环，渡以消除电俗阻间的表蜻面反型层最漏电流，赶因此在制馋作大电阻凯时，其面疲积也较大色。具有大的显电压系数翻，且其电戴阻精度为±40陶%。无源器件相－注入电遍阻NMOS和CMOS金属栅垃与硅栅交工艺。花可以与驻耗尽层电注入相秃结合。方块电姿阻R□＞500燃~100符0Ω（最大烘为1MΩ），可以喝制作较大隔电阻而不停用占很大利面积。电阻阻冰值易于差控制，蜓但需要吩一次额债外的掩我膜。但离子注崇入与衬底言间所形成幼的p-n结存在不裁同的反偏懒时，耗尽色层宽度不筹同，因此唱导电层内钓的载流子碗流量会发昨生变化，扎所以电阻攀的线性度如不理想，驴电压系数功高，并且溪由于氧化荣层表面电智荷的影响鬼，导电层池表面的载弃流子浓度霞也不稳定仍，因此大的电阻的精轻度受一定伏的限制。敲这类电阻搅具有小的原温度系数伯，但很难将消除压电和电阻效应历。无源器件丛－多晶电伶阻NMO锄S与CMOS硅栅工典艺，与岁源/漏者同时扩予散。方块电阻姓为R□＝30余~20爪0Ω。制作窗大电阻院时，可亭另外再腔加上一浑次光刻淹，用离度子注入冰较小剂脚量来实恋现，其鼠阻值可羡达10餐千欧/偶方块。或但多晶呆硅电阻处的薄层穗电阻大虾小，除胜与离子产注入剂已量有关葵外，还检与多晶蹲硅的厚亿度，多完晶硅的睡淀积质写量等有桌关，因心此难以由用来制畜作精密做电阻。温度系数盼为500~寸1500亩ppm/盲℃，电阻误检差较大。但可以通终过激光与触多晶丝来表调节电阻竿值，且由汗于多晶硅乎下面有厚闷的氧化层英与电路隔诱离，其寄匆生电容大悬大减小。无源器件而－薄膜电福阻NMO身S和CMO多S的金属栅宫与硅栅工青艺，需要粮额外的工叹艺步骤，会通过溅射未方法把Ni-C术r、Cr-捉Si或钼伟按一定斥比例成散分淀积类在硅片拐的绝缘愉层上实倦现。方块电阻荐值可由所浑用材料的佳性质比例搭成分和淀披积层厚度括决定，一笑般情况下脚，薄膜厚签度为几百昌至几千埃出，方块电孟阻：Ni-C吸r为几百欧修/方，Cr-让Si为几百至鸣几千欧/列方。薄膜电阻块的线性度租最好，电勉压系数很贫小，温度岛系数也小跑（约100榴ppm恰/℃），与MOS的其它工刃艺条件无糖关。并且诵可以用激员光修正、漂氧化、退悠火等提高在电阻的精箭度。无源器伶件－电挤容在MOS模拟集饭成电路坦中，电呈容也是并一个不植可或缺粗的元件忠，由于状其易于蹦与MOS器件相匹毫配，且制战造较易，拖匹配精度津比电阻好弦，所以得昆到了较广双泛的应用争。多数都亲用SiO2作为介质淘，但也有券采用SiO2/Si3N4夹层作醉为介质与，主要杀是利用Si3N4较高的际介电常毛数特性亩来制作切较大的组电容。由于沉积随氧化层厚茂度有较大狭的偏差，婚因此沉积拿氧化物通斜常不适用很于制作精途密电容器这。在理想鞋情况下标，其电幻玉容值可违用下式遥进行计掠算：无源器件护－电容标准偏技差为：通常选择W＝L（提高投电容的Q值），则龙上式中后求二项的误乎差取决于膜光刻误差轧，通常称瓶之为边缘盆误差；而闯上式中前削两项的误序差为氧化爆层效应误孙差。在小电株容时，侮起主导于作用的壳是边缘填效应误棉差，而伸大电容冻时主要碌取决于杆氧化层志误差。电容器寸的比例输精度主妈要取决至于它们刺的面积屋比（特保别是小稻电容）无源器碗件－电茂容PN结电容直接利衣用PN结构成移的电容皆，这类遮电容具牛有大的畅电压系掩数和非落线性，震因此并丝式不常用厌。MOS电容只适用翻于NMOS与CMOS金属栅诞工艺，往如图所呀示温度系及数为25pp剖m/℃，电容误限差为±15凭%。这是一抱种与电岂压相关兵的电容刺，电压视系数为25p遵pm/览V。无源器件怪－电容多晶与成体硅之悲间的电劣容（P招IS）NMO筐S与CMO驾S多晶硅醋栅（金萝属栅）仿工艺实远现，需嚼要额外厉一次离蓬子注入汽来形成收底板的n+重掺杂紧区，以汽多晶硅吴为上极享板，二欠氧化硅愉为介质肿，n+为下极板减构成电容慨。衬底必僻须接一泄个固定奖电位，晋此时多冬晶与体循硅间的利电容可别认为是黄一无极扩性的电沉容，但印存在底参板pn结寄生摩电容（15达%~3吨0%）。电压系数-10p上pm/V，温度踏系数20~5嚼0ppm鼓/℃，误差±15存%。另外，这妥类电容可愧以通过多势晶条的激组光修正来炼调节电容便值。无源器粘件－电挡容双多晶电祥容（PI庭P）由NMO枝S与CMOS双多晶取工艺实匆现，其采上下极穿板都为您多晶，爽介质为庸薄氧化榆层。介蹈质氧化络层一般倚与栅氧愉同时形蓄成。电压系本数为100p没pm/V，温度系珍数100p未pm/℃。多晶2宪的面积可踏以小于薄兆氧化层面签积，从而眉只有较小微的寄生电轨容（厚氧愈电容）。由于双越层多晶笑硅电容若具有性谢能稳定返、寄生棵电容小泽等优点隐，因此汽在MOS集成电坟路中有两广泛应耐用。无源器件示－电容MOS器件作姓电容由于MOS管中存在掘着明显的滑电容结构解，因此可筝以用MOS器件制作墨成一个电储容使用。如果一个NMO龟S管的源、务漏、衬底晶都接地而档栅电压接碧正电压，耗当VG上升并达缝到Vth时在多晶嗽硅下的衬事底表面将报开始出现怕一反型层蓄。在这种忽条件下NMO探S可看成膀一个二个端器件达，并且君不同的悲栅压会榨产生厚御度不一饱样的反债型层，档从而有挠不同的漏电容值客。无源器件慢－电容1、耗尽沾型区：栅压为会一很负咐的值，蛾栅上的蚂负电压娃就会把届衬底中行的空穴彻吸引到慕氧化层草表面，适即构成狱了积累月区，此左时，由扎于只有愈积累区魔出现，校而无反的型层，语且积累矩层的厚兄度很厚肾，因此修积累层兰的电容咬可以忽鄙略。此珠时的NMO键S管可以看销成一个单贤位面积电蜘容为Cox的电容，鞭其中间介鞭质则为栅角氧。当VGS上升时眠，衬底著表面的死空穴浓鹅度下降或，积累哭层厚度赏减小，怒则积累邮层电容能增大，蕉该电容砌与栅氧允电容相跌串后使电总电容匙减小，到直至VGS趋于0消，积累伏层消失壤，当VGS略大于0控时，在栅例氧下产生顽了耗尽层伞，总电容申最小。无源器件乐－电容2、弱反染型区VGS继续上斜升，则财在栅氧如下面就雀产生耗献尽层，仰并开始暴出现反残型层，妙该器件核进入了扬弱反型臂区，在堪这种模位式下，柜其电容水由Cox与Cb串联而成逆，并随VGS的增大，另其电容量诱逐步增大难。3、强幅反型区当VGS超过Vth时，其二伍氧化硅表贞面则保持践为一沟道构，且其单毕位电容又映为Cox。无源器排件－电招容金属与多绩晶电容（早MIP）通过NMOS与CMOS硅栅工艺板实现，在参蒸铝之前捞用光刻的赛方法刻去夫多晶硅上哲的厚氧化仍层，然后弟在制作栅天氧化层时阔在多晶硅促上热生长荷一薄氧化并层，最后剧蒸铝，从粉而得到了稀铝－氧化寺层－多晶糟硅电容。燥这种电容密通常位于哀场区。当然也徒可以用丝式多晶硅装作为电肉容的上举极板，袋而金属监作为其扛下极板嘱，介质扬为氧化均层构成冤电容。无源器件摘－电容MIP电嚼容的特点时：可以对淡多晶条口进行修帮正以获诊得较精使确的电良容值。由于介质挽变化与张扰驰使得在Q－V中的滞访后，所弯以CVD氧化层追不适用叙于作为绵电容介窃质。在多晶泄硅与衬农底之间骄存在寄帝生电容近，由于怜其介质奶为厚的倒场氧化赴层，因新此该寄女生电容执很小，胳通常为泉所需电摸容的十赞分之一般；而从像可靠性熟考虑，腾其金属荣层必须偶大于介哑质氧化能层，所罚以金属睬层与衬牛底间存梢在寄生色电容，饲但其值嫂则更小倾，只为挠所需电遍容的百签分之一舱左右。电压系数冲为100腰ppm格/V，温度御系数为冶：100五ppm冈/℃。无源器件童－电容多晶与凶场注入纳区的电泄容只能在带色场注入的NMO浇S与CMOS硅栅工艺蜘中采用，私由于该电渴容的介质塌为厚的场仇氧，所以专单位面积久的氧化层仓电容较小砖。在应用蜡这类电每容时，娘电容的顶底板必盈须与衬但底相连剪。MIM洒电容这是最扰近出现赴的一种绣电容结炭构。其中的获介质层滋是专门优形成的雁，而不肺是单纯茎的场氧训。短沟道效炭应随着半导钻体工艺水呈平的发展悟以及在实碑际应用中脾所要求的祥高速、低闻功耗以及壁小的版图芹面积等，MOS器件尺寸册的不断缩糊小，在当离前的0.13律um的CMOS工艺，衰最小沟舌道长度听已经低孝于0.15政μm，由此穷会引入剪一系列帆高阶效属应。此时，就怠不能完全国用一阶萨娘氏方程来烂描述MOS器件的特山性，必须才考虑按比笑例缩小后看的高阶效到应，这种蜜效应统称侦为短沟道颈效应。按比例澡缩小1按柏比例缩蜻小理论在CMOS工艺中MOS管具有虽按比例蜡缩小的扰性质，MOS器件按比免例缩小大彩大改进了挎数字集成丑电路的性注能表明其烛有很大的友潜力。按比例缩关小有三种摄理论：恒滑定电场CF理论、恒轰定电压CV理论、化准恒压QCV理论。理想的桨按比例核缩小理稍论即为伙恒定电牙场CF理论，是篮指器件所榆有的横向宰和纵向尺悔寸都缩小尘α倍（α＞1）；摩阈值电头压和电室源电压贴降低α条倍；所济有的掺弓杂浓度字增加α降倍。因翁此器件唱尺寸和裁电压一热起缩小杰，则晶枯体管内飘部所有施电场保饿持不变阵。恒定电端压按比必例缩小盒理论是叮指器件恢尺寸减址小α倍嘴，掺杂效浓度增胞大α倍定，而电您压保持狮不变，杆因而电召场增大贱α倍。而准恒肥压按比型例缩小壁理论是膀介于以犯上两种堵理论之认间。按比例高缩小的醋影响主要介绍CF理论对MOS器件的一林些主要参慎数性能的芬影响。1、MOS管的电容1）总注的栅氧要电容由于器件廉的纵向尺普寸按比使矛缩小了α辱倍，则栅亩氧厚度也侵缩小了α吧倍，所以格单位面积夜的栅氧电旋容增大了苏α倍。器件总坏的栅氧绩电容则吐为：上式表明器件总的身栅氧电容择减小为原呈来的1/贱α。按比例唤缩小的宁影响2）源/扣漏结电容主要由底嚼板电容（宏即耗尽区能电容）与胳侧壁电容商构成，所偿以在分析CF对源/漏滑结电容的雕影响时需房诚综合考虑腰这两部分舟的影响。单位面积怨的耗尽层乱电容：在平按CF理论进圾行缩小怕时单位罚面积的水耗尽层哨电容主岸要取决阶于其耗封尽层厚环度，而翁耗尽层在厚度可伯表示为牧：式中NA和ND表示结两问边的掺杂察浓度，φB＝VTln(剧NAND/ni2)，VR是反向起偏置电杆压。假鼻定VR＞＞φB，可得重：按比例速缩小的注影响上式表明棒，耗尽层咽的厚度也弓按比例缩议小α倍，符因此单位叛面积的耗蒙尽区电容静增大了α饿倍。再考虑钥单位宽杰度的侧记壁电容Cjsw，同理，领由于pn结结深浇减小α岩倍，而范耗尽层辣厚度也谊减小α园倍，因羊此单位掠宽度的锣侧壁电凡容保持劳不变。所以源/界漏结的总和电容为：上式表明僻源/漏结绩的总电容萌也缩小了鼓α倍。由1）市、2）再可以总穗结出，采用CF理论缩候小时，怎器件所以有的分障布电容举都同样紧缩了α枣倍。按比例缩链小的影响2MOS管的工作期电流假定按配比例缩极小后，蜡仍可采弊用萨氏辱方程来团描述MOS管的电便压－电恨流特性滋，则MOS管的漏电国流可表示示为：上式表明至：按比例管缩小后MOS管的漏电曾流下降到艳原来的1忘/α。按比例师缩小的烂影响3跨导器件跨导情为：上式表响明，当按CF理论进行久缩小时，MOS管的跨导努维持不变。按比例戴缩小的秘影响4输出绪阻抗1）陆饱和区更的输出彻阻抗MOS管的交驴流小信钞号输出昌阻抗取帆决于厄腥莱电压悬的大小滚，也即倚取决于给沟道调割制系数茄λ，而茫λ与饱执和区的绩输出阻瓜抗可分膜别表示避为：