数电实验计数器电路

实验5计数器实验电路实验目的1.1掌握计数器的工作原理及特点1.2采用触发器及集成计数器构成任意进制计数器实验仪器与元器件2.1实验仪器数字电路实验箱、数字万用表、示波器2.2芯片74LS00/74ls0474LS4874LS161共阴数码管电位器电阻等其他元件若干预习要求3.1预习计数器相关内容。3.2作出预习报告。实验原理计数器是用来实现计数功能的时序部件,它能够计脉冲数,还可以够实现准时、分频、产生节拍脉冲和脉冲序列等。计数器的种类很多，准时钟脉冲输入方式的不同样，能够分为同步计数器和异步计数器。按进位系统不同样，能够分二进制和非二进制计数器。按计数的增减趋势，可分加法或减法计数器等。目前，无论是TTL还是CMOC集成电路，都有品种齐全的中规模集成计数电路。作为使用者能够借助器件手册供应的功能表和工作波形以及引脚分布图，就能正确地使用这些器件。4.1异步计数器异步计数器是指计数脉冲不是直接加到所有触发器的时钟脉冲端。这样，当一个计数脉冲作用后，计数器中某些触发器的状态发生变化，而其他触发器保持原来状态，即计数器中各触发器状态的更新与输入时钟脉冲异步。在设计模为整数N的异步计数器时，若是N2K，则为二进制计数器，比方设计一个4位二进制计数器，N2416，K=4，用4个触发器级联即可。若是N不等于2的整次幂，则是非二进制计数器，这时，可将N写N=K*N12其中N1为奇数,这样由模为2K和模为N1的两个计算器级联而成,其中模为N1的计数器平时用反响的方法构成.比方设计一个异步十进制计数器,可令2K=21,N1=5,就是用一个模2计数器和一个模5计数器级联.图7.1所示集成触发器74LS74构成的异步十六进制四位加法计数器.QSQQ2Q031D联接特点是将各个触发器的Q与该触发器的D输入端连接,就把每个D触发器接成T触发器,再由低位触发器的Q端和高一位的CP端相连接而成。4.2同步计数器RD为了提高计数的速度，可采用同步计数器，所谓同步就是计数脉冲同时连接在各位图7.1四位二进制异步加法计触发器的时钟脉冲输入端，当计数脉冲到达时，应该翻转的触发器在同一时辰翻转。因此，同步计数器的工作速度比异步计数器快。同步计数器的设计可按“状态表+卡诺图+写出各触发器控制输入端的逻辑方程”，进行，尔后画出逻辑电路。也能够依照状态表中各触发器输出的变化规律，直接写出各触发器控制输入端的逻辑方程，最后画出逻辑电路图。比方设计一个同步十进制加法计数器，其状态变换表如表7.1所示。采用双JK触发器74LS76，经过解析状态变换表，可获取各触发器控制输入端的逻辑方程以下。表6.1十进制加法计数器状态变换表计二数进脉制冲数数100000001020001001013001000112400110100350100010146010101105701100111680111100079100010018100100009（1）第一位触发器Q0，每来一个时钟脉冲，其状态翻转一次，则J0K01。CP（2）第二位触发器Q1，在Q01时，来一个时钟脉冲，其状态翻转一次，而在Q31CP时不翻转，故J1Q0Q3，K1Q0.。（3）第三位触发器时再来一个时钟脉冲CP其状态就翻转，故Q2，在Q1Q01J2K2Q1Q0。（4）第四位触发器Q3，在Q2Q1Q01时，再来一个钟脉冲CP其状态就翻转，并在第十个

CP触发后，

Q3应由

1翻转为

0，故

J3

Q2Q1Q0，K3

Q0。由此画出的逻辑电路如图

7.2

所示。4.3集成计数器实质工作中

,人们很少使用中、小规模触发器构成各种计数器，

而是直接采用集成电路计数器产品。集成计数器的种类很多，比如有

:LS/HC

系列和

CMOS序列的

2×5

进制异步计数器

74LS90、74LS390（双

2×5），2×6

进制异步计数器

74LS92，可预置同步图7.2同步十进制加法计数BCD计数器74LS192/C401924位二进制计数器74LS161/C40161，可预置双时钟同步可逆等。下面介绍集成计数器74LS161。（1）集成计数器74LS16174LS161是4位二进制同步加计数器。图7.3是它的引脚分布图，其中RD是异步清零端，LD是预置数控制端，A、B、C、D是预置数据输入端，EP和ET是计数使能（控制）端，RCO（ETQAQBQCQD）是进位输出端，它的设置为多片集成计数器的级联供应了方便。它的逻辑功能见表6.2表6.274LS161的功能表预使能预置数据输入输出清时零R置EPABCQAQB钟DLDETDQCQDL××××LLL××L××HL×ABCABCDD×HHL×××××保持×HH×L××××保持××××HHHH计数×RD116Vcc依照表7.2可知,74LS161拥有以下功CP215RCOA314QA①异步清零当RD=0时,无论其他输B474LS16174LS7413QBC512QCD611QD

能.入端的状态如何(包括时钟信号CP),计数器输出将

EP710ET被直接置零,GND89LD称为异步清零。图7.3集成计数器74161②同步并行预置数当RD=1，LD=0、时钟脉冲CP的上升沿到达时，无论其他控制信号什么状态，A、B、C、D输入端的数据将分别被QA~QD所接收。若是没有时钟脉冲上升沿到达，尽管LD=0也不能够将预置数据置入QA~QD。所以这个置数操作要与CP上升沿同步，且A~D的数据同时置入计数器，称为同步并行预置数。③保持在RD=LD=1的条件下，当ET·EP=0,即两个计数使能端中有0时,无论有无CP脉冲作用,计数器都将保持原有状态不变,停止计数，需要说明的是，当EP=0，ET=1时，进位输出RCO也保持不变。而当ET=0时，无论EP状态如何，进位输出RCO=0。④计数当RD=LD=EP=ET=1时，随着CP脉冲，按8421码循环计数。当计数状态达到1111时，其RCO=1产生进位输出。4.4用集成计数器构成任意进制计数器诚然集成计数器的种类很多，也不能能包罗任意进制的计数器，当需要用到某进制的计数器时，能够利用计数器所特定的功能外加合适的电路来构成。下面介绍两种情况的实现方法，其一是反响清零法，其二是反响置数法。反响清零法反响清零法用于有清零输入端的集成计数器。当计数器的清零端加低电平时，无论计数器处于状态，计数器回到全零状态。又能够重新进行计数。如图7.4所示。就是用反响清零法将74LS161构成九进制加计数器。工作原理自行解析。图7.4用反响清零法将74161接成九进制计数器反响置数法反响置数法适用于拥有预置数功能的集成计数器。对于拥有同步预置数功能的计数器来说，在计数过程中，能够将它输出的任何一个状态经过译码，产生一个预置数控制信号反响到预置数控制端，当下一个CP脉冲作用后，计数器就会把预置数输入信号状态置入输出端，预置信号消失后，计数器就从被置入的状态开始重新计数。如图7.5所示，采用反响置数法，，工作原理自行解析。5实验内容5.1测试中

规模集成计数器74LS161的

逻辑功能自拟实

验步骤以及测试中规模集成计

数器

74LS161的逻辑功图

7.5

用反响置数法构成九进制加能用的表格。5.2用74LS161构成10进制的加法计数器，并进行数码显