第八章接口技术

第八章接口技术1第1页，共83页，2023年，2月20日，星期三第一节定时器/计数器第2页，共83页，2023年，2月20日，星期三8.1定时与计数（课本317页）

定时功能是由计数器实现的（计数器的实现原理是每个时钟周期进行减1操作），如果输入计数器的时钟脉冲是频率精确的，则可实现定时。例如：时钟周期是1ns,则如果给计数器赋计数值为109。则每次计数器减到0时，就是1s时间。所以定时器就是计数器，它们的硬件电路是一样的。常用的计数器/定时器是：Intel系列的8253/8254.

第3页，共83页，2023年，2月20日，星期三计算机系统中的定时通常，一个计算机系统中定时功能是必需的。该定时器用来驱动操作系统的系统时钟。操作系统根据系统时钟完成任务调度等。定时长度（古代称之为Tick，嘀嗒声）可以是500ns，10ms，100ms等。定时器的工作原理Fosc—标准时钟发生器预分频器—其输出作为计数器时钟（计时精度与计时长度）时间常数寄存器（TCR）--存放计数初值，决定计时长度。计数器—它从TCR取得初值，在时钟驱动下进行计数（可以是减计数或加计数）第4页，共83页，2023年，2月20日，星期三定时方法软件定时用循环程序实现。占用CPU时间。主机频率不同，软件延时就不同。定时程序通用性差。硬件定时采用硬件或可编程定时器芯片实现。定时准确，不占用CPU时间。但需附加硬件。典型芯片Intel8253/8254ZilogCTC第5页，共83页，2023年，2月20日，星期三8.2.18253的内结构和外特性(课本321页)第6页，共83页，2023年，2月20日，星期三1、数据总线缓冲器：D7—D0

数据总线缓冲器是一个三态缓冲器，用于8253与CPU数据总线的连接。它的功能是：

①CPU通过它向8253写入命令（控制字，控制字要写到控制字寄存器中）

②写数据（对相应计数器设置的初始计数值）

③从内部读出数据（某个计数器中的当前计数值）。2、读／写逻辑读／写逻辑接收CPU的读／写和地址信号，选择读出或写入内部的寄存器。可接收的各个信号的作用是：

(1)A1A0—地址信号。用于选择芯片内部的三个计数器和控制寄存器。一般A1A0与CPU的地址线A1A0连接。

(2)RD、WR—读、写控制信号。

(3)CS—片选信号，低电平有效，此时CPU才可对8253进行操作。否则芯片不能工作。CS一般由CPU的地址译码输出控制。第7页，共83页，2023年，2月20日，星期三8253的内部结构3、计数器0—计数器2每个计数器的结构完全一致，为16位计数结构，可以有两种技术格式（二进制和压缩BCD码形式）包括一个计数初值寄存器、一个减1寄存器和一个锁存寄存器，分别负责保存计数初值、完成计数和将现在减1计数器中的计数值锁存起来。每个计数器有三根信号引脚，CLK是计数脉冲输入，GATE是计数门控制信号，OUT是计数结束输出信号（定时时间到或计数到0产生中断信号，送到8259A的IRQ端）。第8页，共83页，2023年，2月20日，星期三第9页，共83页，2023年，2月20日，星期三4、控制字寄存器（由D7D6位区别当前所写入的控制字是控制哪一个计数器工作，A0A1＝11）第10页，共83页，2023年，2月20日，星期三8253/8354的每个计数通道逻辑框图

第11页，共83页，2023年，2月20日，星期三8253/8254的内部逻辑（续）计数器芯片内部有3个独立、完全相同的计数器。每一个计数器可工作在不同的模式。16位计数初值寄存器CR用于存放计数初值。然后将初值装入减1计数器CE。可自动重载初值16位计数单元CE减“1”计数器。CPU不能直接读、写CE的值。16位当前计数值锁存器OLOL“跟随”CE的值。收到“锁存”命令后，锁存当前CE的值。CPU读走后，恢复到“跟随”CE的状态。第12页，共83页，2023年，2月20日，星期三8.2.28253编程示例

8253编程注意问题：（1）计数器0，1，2可以独立工作，定时计数无先后顺序；（即先让哪个计数器开始工作都可以）（2）编程命令（分类）：读出命令：

①对要读取计数值的计数器发出锁存命令。

②读当前计数器的值写入命令：

①设置计数器工作方式、写计数初值方式；

②设置计数器的计数初值；

第13页，共83页，2023年，2月20日，星期三8.2.28253编程示例例如：选择8253计数器0工作在方式1，计数初值1000H，计数器0的初值写入方法是：先写入低字节，再写入高字节；

计数器1工作在方式2，计数初值为50H，只写入低字节。8253的端口地址为40H一43H（计数器0的端口地址为A1A0为0，所以地址最低，控制寄存器的端口地址最高；因此，计数器0的端口地址为40H；控制字寄存器的端口地址为43H），两个计数器的计数工作方式为：二进制。其程序段（主要指令）为：

MOVAL，00110010B；计数器0控制字

OUT43H，ALMOVAX，1000H；计数器0初值

第14页，共83页，2023年，2月20日，星期三8.2.28253编程示例OUT40H，AL；先写低字节MOVAL，AHOUT40H，AL；再写高字节MOVAL，01010100B；计数器1控制字OUT43H，ALMOVAL，50H；计数器1初值OUT41H，AL；只写低字节第15页，共83页，2023年，2月20日，星期三例如，（接上题）要求读出并检查0#计数器的计数值是否为“05AAH”若非“05AAH”则等待再读，当为“05AAH”后程序可继续执行，则程序片断如下：COUNTEQU040H；设0#计数器的符号地址为040H┆LPCN：MOVAL，00000010B；对0#计数器送锁存命令，工作方式为方式1。OUTCOUNT+3，ALINAL，COUNT；读0#计数器当前计数值MOVAH，AL；低8位暂存AH中INAL，COUNT；读高8位XCHGAH，AL；16位计数值存AX中CMPAX，05AAH；计数值写05AAH相比较JNELPCN；若不相等则继续等待第16页，共83页，2023年，2月20日，星期三1.方式0——计数结束产生中断(一次定时或计数,重写初值,启动新一轮的计数)

8253工作模式0第17页，共83页，2023年，2月20日，星期三1．方式0—计数结束中断（课本323页）在方式0下，GATE信号可用来控制计数过程，当GATE=1时，允许计数；GATE＝0时，停止计数，计数值将保持GATE有效时的数值不变，待GATE信号重新有效后，减1计数继续进行。第18页，共83页，2023年，2月20日，星期三1.方式0—计数结束中断在计数过程中如果改变计数初值，则计数器停止计数。待计数初值写入后，计数器按照新的数值开始计数。

第19页，共83页，2023年，2月20日，星期三高2.方式1_单脉冲触发器(GATE边沿触发,启动新一轮计数)

8253工作模式1第20页，共83页，2023年，2月20日，星期三

2．方式1—可编程单稳态触发器

方式1具有可重复触发特性，也就是在减1计数过程中，如果GATE信号重新产生一个上升沿，将使计数初值被重新装入计数器并重新开始计数，于是扩展了输出负脉冲的宽度。

第21页，共83页，2023年，2月20日，星期三2.方式1—可编程单稳态触发器在计数过程中，如果改变计数初值，本次计数过程不受影响，计数到0后输出为高。如果再来一个计数脉冲，则计数器按照新的计数值计数。第22页，共83页，2023年，2月20日，星期三3.方式2----分频器(具有计数初值重装能力)8253工作模式2第23页，共83页，2023年，2月20日，星期三

3．方式2—速率产生器在方式2，GATE同样可以控制计数过程。GATE=1，允许计数；GATE=0，停止计数。如果在计数过程中GATE变为0，暂停计数，待GATE信号恢复为高电平后，重新装入计数初值并开始减1计数。第24页，共83页，2023年，2月20日，星期三方式2—速率产生器

计数过程中如果改变计数初值，对本次计数过程没有影响。再下一个计数过程中，计数器按照新的计数值计数。第25页，共83页，2023年，2月20日，星期三4.方式3----方波发生器(具有计数初值重装能力)

8253工作模式3第26页，共83页，2023年，2月20日，星期三4、方式3——方波发生器的特点：①.若计数值为偶数，a每一个计数脉冲使计数值减1，减到n/2时，out端改变输出状态；b如果减到0，则改变输出状态，重新装入新的计数值。重复a,b两步。②.计数值为奇数，规律是：a.每一个脉冲减1，如果减到（n-1）/2,则改变输出状态;b如果减到0，则改变输出状态，重新装入新的计数值。重复a,b两步。③

GATE＝1时，计数进行；GATE=0时，计数停止。如果计数过程中，GATE变为低电平，则输出端会立即变为高电平，此时计数停止;在GATE又变为高电平的下一个时钟脉冲来到时，计数器重新装入初始值，重新开始计数。第27页，共83页，2023年，2月20日，星期三4.方式4----软件触发的选通信号发生器8253工作模式4第28页，共83页，2023年，2月20日，星期三5、方式4——软件触发的选通信号发生器模式4具有下列特点：当写入控制字以后，输出端OUT变为高电平作为初始电平，写入初始值后，再过一个周期，计数执行部件（减1计数器）获得计数初值，并开始计数。当计数器减到0的时侯，输出变为低电平持续一个时钟周期，然后又自动变为高电平，并一直维持高电平。一般将此负脉冲作为选通信号。

GATE＝1时，进行计数；GATE＝0时，计数停止，而输出维持当时的电平。当GATE恢复为高电平后从新计数。

如果在计数时，又写入新的计数值，那么，在下一个时钟周期时，此计数值被写入执行部件，并且，计数器将从新的计数值开始作减1计数。这种情况下，通过写入新的计数值使计数器从头工作，叫软件再触发。第29页，共83页，2023年，2月20日，星期三5.方式5----硬件触发的选通信号发生器

8253工作模式5第30页，共83页，2023年，2月20日，星期三6、方式5——硬件触发选通模式5具有下列特点：写入控制字后，输出端OUT出现高电平作为初始电平。写入计数值后，必须有信号GATE的上升沿来到，才在下一个时钟周期将计数初值送到计数执行部件。此后，执行部件作减l计数，计数到达0的时候，输出端出现一个宽度为1个时钟周期的负脉冲后又自动变为高电平，并将持续不变。此负脉冲可以用作选通脉冲，它是通过硬件电路的门控信号上升沿触发后得到的，所以叫硬件触发的选通脉冲。如果在计数过程中，GATE端又来一个上升沿进行触发，则在上升沿后的下一个时钟周期，执行部件将重新获得计数初值，并且按初值往下作减1计数，直到减为0为止。

计数过程中，如果改变计数值，则GATE信号有上升沿后的下一个周期按新的计数值计数。第31页，共83页，2023年，2月20日，星期三8253初始化方法计数初值:=定时时间Tout/时钟周期时钟周期＝1/频率fc

:=定时时间Tout×CLK的频率fc定时时间Tout=计数初值/CLK的频率fc例5：设8253:fc=1MHZ，最大计数初值：N=65536一个定时器最大定时时间：Tmax=N/fc=65536/106=0.065536s8253应用举例8253应用举例第32页，共83页，2023年，2月20日，星期三例：设定时器0、定时器1工作于方式2，外部提供一个时钟,频率f=2MHZ。要求定时器1每5ms产生一个脉冲，定时器0每5s产生一个脉冲。1).一个定时器的最大定时时间：65536/（2*106）=0.032768s=32.768ms2).将定时器1的CLK1接2MHZ时钟，计数初值：3).将定时器1的OUT1端接到定时器0的CLK0端,定时器0的计数初值:8253应用举例第33页，共83页，2023年，2月20日，星期三地址译码CPUD7~D0AB8253两个定时器串连使用8.2.3:8253应用举例第34页，共83页，2023年，2月20日，星期三8253初始化程序：（端口地址为：40H－43H）MOVAL,00110100B;0号定时器,方式2OUT43H,ALMOVAX,1000(十进制数据)OUT40H,ALMOVAL,AHOUT40H,ALMOVAL,01110100B;1号定时器,方式2OUT43H,ALMOVAX,10000(十进制数据)OUT41H,ALMOVAL,AHOUT41H,AL8.2.3:8253应用举例第35页，共83页，2023年，2月20日，星期三实验：（实验指导书中实验四的第一个8253计数器应用实验）时间：实验要求：设定8253计数器2的工作方式为0，用于事件计数，计数器初值设定为5，当计数值由5减到0时，发出中断请求，在屏幕上显示“M”.实验步骤：1.接线，接线图：KK1接CLK2,OUT2接IRQ7;+5V接GATE2。第36页，共83页，2023年，2月20日，星期三实验：2.编写程序，计数器2的计数初值设定为5，汇编和连接后将可执行文件装入系统；3.运行程序，并按动kk1键，观察是否屏幕上显示一个“M”字符。第37页，共83页，2023年，2月20日，星期三第二节并行传输及其接口第38页，共83页，2023年，2月20日，星期三并行接口的特点接口设计简单，因为计算机的接口总线多数是并行总线多条数据线同时传送信息，传送距离短需要握手信号进行控制数据传输率高并行接口分为非选通接口（简单接口）与选通接口第39页，共83页，2023年，2月20日，星期三一、简单并行口简单接口一般用于控制输出口和状态输入口，电路比较简单；而选通接口用于和外设交换数据，电路比较复杂。简单输出口必须有数据输出寄存器，用来接收和发送数据。其原因是数据总线是高速、时分复用的公用总线。简单输入口必须是三态门，因为它要向总线发送数据。它须在特定时间的特定条件下才可向总线发送数据，其他条件下，该口必须与总线脱离。第40页，共83页，2023年，2月20日，星期三一、简单并行口（续）通用简单并行口举例I/O选择=1，外部输入；I/O选择=0，输入的是数据输出寄存器的内容。必须有命令寄存器来配置接口逻辑第41页，共83页，2023年，2月20日，星期三二、选通并行口及其联络选通并行I/O口选通I/O口的输入或输出是有条件的，与外设交换数据时，除了I/O数据线外，还需有联络线（握手信号）简单并行口的输入或输出是无条件的，一般不需要联络信号第42页，共83页，2023年，2月20日，星期三二、选通并行口及其联络（续）选通I/O口的联络方式

─异步互锁联络传送数据时有发、收联络信号，采用一问一答方式互锁联络

─脉冲联络发、收联络信号为负脉冲（STB和ACK)而非电平信号

─混合联络联络信号既不同于电平联络，又不同于脉冲联络，发、收中一个为电平，一个为脉冲信号，不属于互锁联络。

─NRZ（不归零）联络为了减少联络线的跳变次数，采用NRZ，上沿与下沿各为一次联络，每次不归零（NonReturntoZero）。第43页，共83页，2023年，2月20日，星期三三、可编程并口8255A8255A是一种典型的通用选通并行接口芯片。其内部有三个独立的8位数据口，即A口、B口、C口。有三种工作方式

−方式0--基本输入/输出方式−方式1--选通输入/输出方式

−方式2--双向传送方式第44页，共83页，2023年，2月20日，星期三8255A外部引脚第45页，共83页，2023年，2月20日，星期三8255A内部结构图第46页，共83页，2023年，2月20日，星期三8255A内部结构

•主要由数据总线缓冲器、读写控制逻辑、A、B、C三个双向I/O端口及有关控制电路组成。数据总线缓冲器三态双向8位缓冲，用于收发数据总线上的数据读/写控制逻辑包括RD、WR、CS、A0、A1。控制总线的开放、关闭和数据的传送方向。第47页，共83页，2023年，2月20日，星期三8255A内部结构（续）数据端口A、B、CA口、B口具有输入/输出锁存、三态缓冲功能C口具有输出锁存/输入缓冲功能，可分成两个4位端口。A、B组控制电路控制A、B和C三个端口的工作方式。A组控制A口和C口的高4位；B组控制B口和C口的低4位第48页，共83页，2023年，2月20日，星期三在使用中，端口A和端口B常常作为独立的输入端口或者输出端口，端口C则配合A口和端口B的工作。具体地讲，端口C常常通过控制命令被分成2个4位端口，它们分别用来为端口A和端口B提供控制信号(决定8255的工作方式)和状态信号（当前8255中各位的状态）。（在不同的工作方式下，C口各个位的功能不同）端口A,B的功能：数据的输入和输出；端口C的功能：①数据的输入和输出；②控制和状态信号第49页，共83页，2023年，2月20日，星期三3、读／写控制逻辑电路读／写控制逻辑电路负责管理8255A的数据传输过程。它接收CS,来自系统地址总线信号A1、A0(连接8086系统中的A2、A1)和控制总线的信号RESET、WR、RD，将这些信号进行组合后，得到对A组控制部件和B组控制部件的控制命令，并将命令发给这两个部件以完成对数据、状态信息和控制信息的传输。4、数据总线缓冲器这是一个双向三态的8位数据缓冲器，8255A正是通过它与系统数据总线相连。通过数据缓冲器的数据：

1.输入数据、输出数据;2.CPU发给8255A的控制字;3.向CPU反映与8255A相联的外设的状态。第50页，共83页，2023年，2月20日，星期三(二)8255的信号引脚1、和外设一边相连的

PA7一PA0：A组数据信号

PB7一PB0：B组数据信号

PC7—PC0：C组数据信号2、和CPU一边相连的RESET：复位信号，低电平有效。当RESET信号来到时，所有内部寄存器都被清除，同时，3个数据口被自动设为输入端口。D7一D0：它们是8255A的数据线，和系统数据总线相连。CS：芯片选择信号，低电平有效。只有当CS有效时，读信号

和写信号信号才对8255A有效。A1、A0：端口选择信号。8255A内部有3个数据端口和1个控制端口，共4个端口。规定Al、A0(8086CPU的A2,A1)为00时，选中A端口；为01时，选中B端口；为10时，选中C端口；为11时，选中控制寄存器第51页，共83页，2023年，2月20日，星期三8255A方式选择控制字第52页，共83页，2023年，2月20日，星期三8255A编程命令例：A口方式1、输入，C口高4位为输出；B口方式0、输出，C口低4位为输入。假设8255A的端口地址为60H~63Hmovdx,63hmoval,10110001boutdx,al第53页，共83页，2023年，2月20日，星期三8255AC口置位/复位控制字第54页，共83页，2023年，2月20日，星期三8255A编程命令（续）例：对端口C的bit3置1movdx,63hmoval,00000111boutdx,al第55页，共83页，2023年，2月20日，星期三1、方式0及其应用第56页，共83页，2023年，2月20日，星期三8255A工作方式0第57页，共83页，2023年，2月20日，星期三方式0称为基本输入/输出方式8bits并行的输入或输出，无专用的握手信号，可使用C口中的一条或若干条用做握手线输出具有锁存功能，输入具有缓冲功能而无锁存功能端口的输入、输出配置有16种使用组合A口：8位，输入，输出B口：8位，输入，输出C口：低4位，输入，输出C口：高4位，输入，输出第58页，共83页，2023年，2月20日，星期三2、方式1及其应用第59页，共83页，2023年，2月20日，星期三8255A工作方式1（输入）第60页，共83页，2023年，2月20日，星期三方式1的特点称为选通输入/输出方式A口、B口用作数据传送口，可输入或输出使用C口中的若干线作专用的握手信号输出具有锁存功能，输入具有缓冲功能和锁存功能第61页，共83页，2023年，2月20日，星期三方式1输入STB（外部设备发来）低电平将数据锁存在输入缓冲器（INBUFFER）IBF输入缓冲器满INTR（由8255A发给8259A)中断请求信号INTEA或B（A口与B口内的中断允许控制位）中断请求允许位。INTEA对应PC4位，INTEB对应PC2位。即：对INTEA/B的置位、复位是通过对PC4/2的置位、复位来完成的。第62页，共83页，2023年，2月20日，星期三8255输入方式CPU8255(INTE=1)输入设备IBFSTBA口或B口INTRRDD0-D7数据线第63页，共83页，2023年，2月20日，星期三（1）输入时信号引脚的定义：

外设输入数据后，用STB信号通知8255，8255通过D0-D7数据线将数据输入到自己的输入缓冲器中，同时，发送IBF信号给外设，告诉外设先不要往8255中输入数据；8255通过INTR信号(INTE必须为1)告诉CPU，有新的数据输入。CPU发出RD信号给8255，通过D0-D7将数据输入到CPU,同时RD信号使8255的INTR信号复位。CPU将数据从8255输入后，8255的IBF信号无效，此时外设可以接着往8255中输入下一个数据，时序如下：第64页，共83页，2023年，2月20日，星期三方式1输出OBF输出缓冲器满，表示CPU已把数据写入8255A中。ACK低电平通知8255已将数据从端口A或端口B取走INTR中断请求信号INTEA或B中断请求允许位。INTEA对应PC6位，INTEB对应PC2位。即：对INTEA/B的置位、复位是通过对PC6/2的置位、复位来完成的。第65页，共83页，2023年，2月20日，星期三8255A方式1（输出）第66页，共83页，2023年，2月20日，星期三8255A方式1状态字（续）说明在输入方式下，PC2、PC4的取值是由程序设定，与外部引脚STBB、STBA无关在输出方式下，PC2、PC6的取值是由程序设定，与外部引脚ACKB、ACKA无关第67页，共83页，2023年，2月20日，星期三8255输出方式CPU8255(INTE=1)输出设备OBFACKA口或B口INTRWRD0-D7数据线第68页，共83页，2023年，2月20日，星期三（2）输出时信号引脚的定义：CPU发出WR信号给8255，通过D0-D7将数据输出到8255的输入输出缓冲器中,同时WR信号使8255的INTR信号复位。数据输出到8255的输入输出缓冲器中,8255向输出外设发送信息OBF,有新的数据需要输出，外设将数据输出后，向8255发送ACK信号，8255向CPU发送INTR信号，CPU可以向8255输出下一个数据。时序如下：第69页，共83页，2023年，2月20日，星期三

(三)方式2一双向传送方式特点：双向方式指同一组信号线可以两个方向传送数据，8255A只允许端口A工作在这种方式。为了控制数据双向传送，还使用了C口的5根线作为专用应答线。方式2的应答信号线实际上是方式1输入、方式1输出应答线的组合。因而引脚定义与方式1相同，所不同的是用一个中断请求信号INTR既作为输入中断也作为输出中断。见下图：第70页，共83页，2023年，2月20日，星期三时序图如下：第71页，共83页，2023年，2月20日，星期三五、8255A的三种工作方式

1、8255A工作在方式0例1：8255A的A口和B口工作在方式0，A口为输入端口，接有四个开关。B口为输出端，接有一个七段发光二极管，连接电路如图所示。试编一程序要求七段发光二极管显示开关所拨通的数字。

第72页，共83页，2023年，2月20日，星期三电路LED数码管段码表

第73页，共83页，2023年，2月20日，星期三DATASEGMENTTAB1DB3FH，06H，5BH，4FH，66H，6DH，7DH，07H，7FH，67H，77H，7CH，39H，5EH，79H，71H；定义7段码表DATAENDSCODESEGMENTASSUMECS：CODE，DS：DATASTART：MOVAX，DATAMOVDS，AX……MOVAL,10010000B ；设置8255方式字MOVDX,CTRL-PORTOUTDX,ALMOVDX,A-PORTINAL,DX;取键盘信息ANDAL,0FH ；屏蔽高4位MOVBX,OFFSETTAB1 ；取段码表首地址XLAT ；查表得段码MOVDX,B-PORT ；输出显示OUTDX,AL第74页，共83页，2023年，2月20日，星期三例2：8255A的A口和B口分别工作在方式1和方式0，A口为输入端口，接有8个开关。B口为输出端口，接有8个发光二极管，连接电路如图所示。现要求用方式1把改变后的键信息输入到CPU并通过B口显示。

第75页，共83页，2023年，2月20日，星期三例题2电路图第76页，共83页，2023年，2月20日，星期三这个系统的工作过程如下：

1、用户（相当于输入设备）通过改变K0～K7，产生新的键信息；

2、按下开关K（STBA#信号有效），产生选通信号，数据进入A口的缓冲器，此步骤实际上告诉8255，8255的A口来了一个新数据；

3、8255使IBF信号有效，使LED点亮（同时使STBA#信号无效）。这里含有两个信息，一个是8255A（通过INTR信号，INTEA必须为1）通知CPU其A口来了一个新数据，另一个是告诉用户CPU尚未取走这个这个数据，用户不得再送其他数据；

4、CPU取走这个数据，LED熄灭（IBFA信号无效）；

5、转步骤1。

第77页，共83页，2023年，2月20日，星期三设8255的I/O地址分