IC有源元件与工艺流程

第五章 IC有源元件与工艺流程5.1概述5.2 双极性硅工艺5.3HBT工艺5.4 MESFET和HEMT工艺5.5MOS工艺和相关的VLSI工艺5.6PMOS工艺5.7 NMOS工艺5.8CMOS工艺5.9BiCMOS工艺1第五章 IC有源元件与工艺流程

5.1概述表5.12IC特别是逻辑IC的类型包括：以双极型硅为基础的ECL技术，PMOS技术，NMOS技术，CMOS技术，双极型硅或锗异质结晶体管加CMOS的BiCMOS技术和GaAs技术。目前，占统治地位的是CMOS技术。单纯采用双极型硅的ECL技术仅在一定场合得到应用，但以硅/锗异质结晶体管（HBT）为元件的ECL电路和BiCMOS电路则异军突起，在高频、高速和大规模集成方面都展现出优势。3各种工艺的两个重要特性是速度和功耗。人们追求的目标是高速和低功耗。速度是用门延迟来表示，门延迟越小表示速度越高。所以工艺开发和电路设计的目标，即高速低功耗就变成向左下角靠近（图5.1）。GaAs潜在速度最高，而CMOS功耗最小。4图5.1几种IC工艺速度功耗区位图55.2

双极性硅工艺

典型的双极性硅工艺：NPN三极管图5.2典型的剖面图双极性硅工艺优点：高速度、高跨导、低噪声、阈值容易控制。双极性硅的应用：低噪声高灵敏度放大器、微分电路、复接器、振荡器等。6典型的双极集成电路工艺衬底制备→

一次氧化→隐埋层光刻→隐埋层扩散→外延淀积→热氧化→隔离光刻—隔离扩散→再氧化→基区光刻→基区扩散→再分布及氧化→发射区光刻→（背面掺金）→发射区扩散→再分布及氧化→接触孔光刻→铝淀积→反刻铝→铝合金→淀积钝化层→压焊块光刻→中测7图5.2（a）绘制了典型的双极型硅晶体管的剖面图。这样的晶体管用5张掩膜就可以加工：1、衬底选择选用P型衬底，为提高隔离结的击穿电压同时也不使外延层在后续工艺中下推太多，sub选为10.cm，晶向为（111）。82、一次光刻与N+隐埋层扩散杂质选择原则：杂质固溶度大，以使集电极串联电阻降低；高温时在硅中的扩散系数要小，以减小外延时埋层杂质上推到外延层的距离；与硅衬底的晶格匹配好，以减小应力。最理想的隐埋层杂质为As。N+隐埋层扩散9

3、外延层淀积

设计参数包括外延层厚度Tepi

和epi

。为了使Cjs、CjC

小，击穿电压BVCBO高，以及在以后的热处理过程中外延层下推的距离小，epi应选得高一些；为了使集电极串联电阻rCS小及饱和电压VCES

小，又希望epi低一些。这两者是矛盾的，需加以折衷。对于TTL电路来说，电源电压VCC=5V，所以对BVCBO的要求不高，但对rCS、VCES的要求高，所以可选epi0.2.cm，相应的厚度也较小，Tepi=3~7m；对于模拟电路而言，主要考虑工作电压，工作电压越高，epi也应选得越高，相应Tepi也较大，一般模拟电路的外延层电阻率epi=0.5~5.cm，，厚度Tepi为7~17m。10外延层淀积114.第二次光刻与P+隔离扩散

在硅衬底上形成孤立的外延层岛，实现各元件间的电绝缘。第二次光刻与P+隔离扩散12PN结隔离和二氧化硅隔离的比较；隔离方法隔离电容（um2）隔离击穿电压（v)隔离漏电流（uA)其它特点PN结隔离3×10-4uF60~80几muA便于大量生产，不耐辐射二氧化硅隔离3×10-5uF>200几uuA隔离工艺复杂，耐辐射，抗干扰性强135.第三次光刻与P型基区扩散

（此次光刻决定NPN管的基区以及基区扩散电阻的图形）。第三次光刻与P型基区扩散146.第四次光刻与N+发射区扩散包括集电极接触孔光刻与N+扩散，以减小欧姆接触电阻。第四次光刻与N+发射区扩散157、第五次光刻—引线接触孔光刻引线接触孔光刻

16典型双极型硅晶体管的缺点：1.由于b-e结与基极接触孔之间的Ｐ型区域形成较大的基区体电阻。2.集电极接触孔下Ｎ区域导致较大的集电极串联电阻。3.因PN结隔离因而形成较大的集电极寄生电容。175.2

双极性硅工艺（续）先进的双极性硅工艺：NPN三极管图5.218高性能晶体管的特点：1.Ｐ+型多晶硅层用于基极的接触和连接。2.Ｎ+型多晶硅层用于发射极的接触。3.由于使用了多晶硅层，形成基极和发射极区域时采用了自对准工艺。4.基极的P+低欧姆区域的形成减少了体电阻。5.重掺杂掩埋层用作集电极低欧姆连接，在此之上，一层薄外延层连接于内部集电极，这样可允许大电流通过。6.在掩埋层和集电极金属之间形成N+掺杂区域，从而减小集电极串联电阻。7.氧化区取代PN结形成器件的隔离，寄生电容大大减小。8.器件隔离区域下形成Ｐ型扩散区，防止了寄生MOS效应。19双极型晶体管的最高速度取决于通过基区到集电极耗尽层的少数载流子的传输速度、主要器件电容例如基区扩散电容和基区－集电极耗尽层电容以及寄生电容充放电的电流大小。基区宽度小于100nm时，传输时间小于10ps。超高频硅双极型晶体管的截止频率fT高于40GHz。205.3誉HBT工艺(自学)由于Si基的NPN型BJT和GaA梅s基同质按结BJT在fT和fmax并不具有惭满意的性鞭能。传输频替率fT代表正疤向增益能能力。最大振反荡频率fmax反映晶饲体管的估反馈效饲应。两者均是夜在线性状户态下定义法与测量的观，因此适速用于高频览模拟线性街电路的分胃析。而对于品数字信泥号，大煎多数晶洪体管都猾工作在发非线性学状态，优电路的临速度和餐逻辑电幻玉压摆动雁ＶO不仅决定米于跨导gm和反馈效爹应的频率毕特性，也例决定于gm的绝对判值，开蛛关电流ISW，时间常担数гL，负载捎电阻RL，电容CL。这些参介数之间有廉以下的关嫌系：ＶO<ISWRLgmгL对于确定你的gm、ＶO和RL，ISW随гL的减小姜而增大晌。增大ISW，也就增昏大功耗。吹因此，希河望开发的循高速晶体景管是增加终跨导的绝胡对值和提助高其频率前特性。21GaA胸S基同质趋结BJT中，GaA欧s材料空穴遇的迁移率up（约为250c协m2/(v.叠s))低于硅相的up（约为600熄cm2/(V吃.s)从)。这样离前者基术极的电饺阻就越靠高，那妨么电子意从发射应极通过漏基区到谁集电极赠的传输响时间就讨越长。但高性恋能的AlG拥aAs/扰GaA课s异质结湖结构克士服了上骑述缺点劝使得制犬造HBT成为可棵能。典唯型的Al刑GaA狸s/沈GaA前sH僻BT剖面图盈如图5.3（a)。HBT有源层躺采用MBE或MOVP宜E外延技知术制作宫在半绝仍缘体GaAs衬底上让。22(a)航(b验)图5.3治Ga寇As缎HBT的剖面悟图(a)和能带结挥构(b)23工艺流程削：1.重掺杂晴的Ｎ+GaAs层作为掩抵埋集电极育（ＢＣ）春。2.在上部生游成一轻掺驼杂的Ｎ-层作为企内集电昆区，从从而减小没基极与远集电极邻的电容缴，提高怎击穿电瞎压。3.再向上疤，一层声非常薄胜的（<10脑0nm达)Ｐ掺杂GaA销s被用作裂基区。4.生成Ｎ掺圈杂AlGaAs层作为HBT的发射贼区。5.在进一延步形成秃元件和貌电路的泡工艺步姑骤中，园基极、惧发射极欢、集电偶极由一械系列的留金属层盗形成，民光刻胶脾涂覆、胖光刻、竹刻蚀等帽工序的隐形成。注：元件险之间的隔抄离则由台签阶蚀刻和阳离子注入班形成。24AlGaA景S/寨GaA紧sH巾BT特点：1.由于N--AlGaA捧s发射区循宽带隙源（如图5.3（b))，基区的裹空穴很难革注入发射读区。由空芽穴迁移引间起的基极黑电流变小明，发射极吸的注入效滚应变高。2.Ｐ+型的GaAs基区掺爆杂程度席可在不筹降低电缸流增益辰的情况周下大幅碑度提高恢。同时葵基区掺据杂浓度衫大幅度任提高允樱许生成达很薄的扶基区电腿阻，这军样就可疗形成很狡低的гｔ，得到很墙高的fT和fmax。25其它异质助结构：GaI芽nP/丙Ga糠As仪HBT材料系址统易于所制造，哪且由于△Ｅv/后△Ec比值高者而便于址能带调哑整。2.InP基的HBT在采用InP泳/I辞nGa侮As异质结制替作，因为InGa舱As于InP晶格更咳匹配。InP嫌/I宾nGa新AS电子迁塌移率更西高，开晨启电压特更低，仍因此速烧度更高插，功耗院更低，接性能优即于GaA椒sHB剥T，特别适逐合用于实间现光纤通翼信超高速葛ＩC。3.III枝/V化合物构徒成的HBT的fT和fmax已超过150G高Hz和200候GHz，宽带放告大器的增等益在大于40G帆Hz的频带内不高于16dB。由HBT构成的静乱态分频器键工作频率原高于50GH外z。HBT激光驱祸动器工梳作速率锋高于20G饼b/s，Ｄ触发槽区工作速尘率为40Gb万/s。264.Si/吸SiG狼e材料系丑统HBT工艺也桃取得了恩进步。Si/潜SiG花eH缩慧BT特点：1.Ｐ+掺杂的SiGe用作基区时，合成的SiG框e层带隙小狡于初始的Si衬底、掩匀埋的集电肥区和覆盖柔的发射区匹，大体上剪每增加10％的Ge原子，劫带隙减愚小75m缎eV。这样由的异质邮结在导驼带处产填生一个娃低的势测垒，但膀在价带差出产生却一个高踢的势垒公，△Eg都可用拒作为价送带侧的金能带差尿。2.Si杏/SiG茧eHB躬T比Si萌HBT具有更终高的速筹度，但夕生产成荣本基本迅保持不忠变。重矩要的是Si/上SiG持eH坚BT可与先依进的CMOS工艺相结椅合，形成SiG持e的BiCM悔OS。迄今为争止，fT>100稠GHz的SiG卖eH外BT已成功实示现，已经呢开发出包雁含fmax＝60GH培zSi捐GeH删BT和0.25普umC困MOS器件的SiGe的BiC际MOS工艺。另：HBT就有很强断的电流驱腥动能力，播因此，这霸种工艺对蚁于模拟信兴号的功率分放大和门涛阵列逻辑壮输出缓冲困电路设计沟具有重大五意义。275.4MESF蚀ET和HEM汗T工艺(自学)GaAs工艺：MESF溪ET图5.4于GaAs长MES析FET的基本器会件结构28MESF刻ET的制作与昂特点：外延一亦层N型GaA华s薄层作惜为有源成层。（LPE，VPE，MBE，离子声注入法任）外延过侧程中，Ga、As连同其它蛙选定的杂存质原子沉鱼积在半导晒体GaA惠s晶圆表面孔，产生类促似于GaA壶s衬底的晶肉体结构。夸外延层的漆厚度约为0.5童um，施主浓貌度约为1.5片×1017cm-3。在离子节注入过震程中，疲掺杂剂亮直接注船入半绝匪缘体GaAs衬底中转，离子勇能量及姐工艺时张间决定蔽了深度席和施主诸浓度。有源层择上面两塘侧的金桶属层通端常是金糊锗合金络，通过克沉积形听成，与妄有源层驴形成源床极和漏百极的欧充姆接触册。这两什个接触锯区之间穷定义出靠有源器诉件，即MES吨FET的电流沟训道。MESF懒ET通常有钩对称的他源漏结悦构。沟道中间伴区域上的科金属通常层是金或合侨金，与有肠源层形成占栅极的肖投特基接触如。29MES晴FET的类型：根据零寨偏压情谁况下沟涛道夹断板的情况邀，可形宗成两种显类型的MESF办ET：增强型诞和耗尽型奴。增强型求：由于脚内在电赠势形成弯的耗尽住区延伸押到有源喊区的下酒边界，作沟道在薄零偏压狮情况下冻是断开鼓的耗尽型细：耗尽炸区只延收伸到有车源区的底某一深锐度，沟宵道在零朽偏压情遇况下是拆开启的妈。30MES招FET的栅极鲁作用：凝控制MESF害ET的性能，砍当栅极上惕加上电压锻，内部的养电势就会饿增强或减兴弱，从而查控制沟道山深度和流想通的电流券。由于控拴制主要作诊用于栅极鲜下面的区扮域，所以甜，栅长，拔即栅极金绿属层从源倒极到漏极绑方向上的渐尺寸，是MESF夫ET的重要贞参数。常规情况宽下，栅长疯越短，器舱件的速度滥越快。栅壳长为0.2娃um的MESF原ET的截止频皇率约为50ＧHz。迄今为鉴止，栅长泻已减小到100n抚m量级。31为了提高MESF任ET的性能，座就需要改钥进有源层帮的导电能没力。采用赝饲晶InG江aP/馆InG味aAs宾/Ga作As结构，其中InGa剖As由于高切载流子颂浓度而罢作为沟茧道层，祸而InG额aP用来增鲁加击穿佩电压。京由此，MES悦FET的截止螺频率可吃以达到fT＝90GH社z和fmax=160径GHz。相对简单宗和成熟的MES过FET工艺使得浓光通信中脸高速低功录率VLSI的实现成痰为可能。I32GaA价s工艺：HEM风T图5.5简单HEMT的层结化构33HEMT的构思：蹲在Ｎ型掺虹杂的GaA系s层中，电记子的漂移约速度主要阁受限于电质子与施主展的碰撞。碗为了增加岭电子的漂苦移速度，营应减小电脏子与施主纠的碰撞机艰会。这就曾是说，掺雷杂浓度应擦减小，最汗好是没有谁掺杂，这煎样完美的脖晶体结构郑就不受到剧破坏，但订同时希望鹊在结构中毁存在大量工可高速迁符移的电子歌。由于在破晶体结构脸中存在着迟类似于气医体的大量疲可高速迁土移电子，HEM克T早期也被轨称为二维所电子气场遵效应管（TEG津FET）。34HEMT结构（朱图5.5）：HEMT也属于FET，与MES疮FET有相似施的结构春，区别熟在于有凶源层。1.在半导体额衬底上，锹一层薄（50nm接~100邀nm)的没有掺尸杂的AlG虽aAs层覆盖在访上面，形惊成肖特基捷栅极，源企与漏极欧创姆接触。2.由于AlG粪aAs（1.7胸4eV）和GaAs（1.4建3eV）的禁粥带不同政，在AlGa顾As层的电迹子将会汗进入没巡寿掺杂的GaA抖s层，并崇留在AlG巨aAs千/G统aAs相结处附况近，以至灰形成二维汽的电子气熔（2DEG）。HEMT根据AlG吗aAs层的厚搭度与掺愤杂浓度枪可分为妙增强型货和耗尽俩型。相对于掺丙杂的MESF忆ET层，HEM掌T有更强的防电子移动隆能力。采用简味单的HEMT结构，实积现的室温稍跨导约为200m尘S/mm，每级棒逻辑门赞的延时蔽约为20p驱s。35为了改善2DEG限制性能小，人们开窃发了更为壮复杂的结好构（图5.6）。GaA乖s工艺：HEMT工艺的怜三明治梯结构图5.6炎DP压D-Q责W-H迹EMT的层结吊构36HEMT工艺的度三明治拿结构：1.在半导吧体GaA随s衬底上，赚形成一网情络结构作懒为缓存层敬（选择GaA逼s，AlG浙aAs层）痛。2.缓存层衬上为HEM亡T的基本结剖构（包括200n连m不掺杂AlG续aAs，厚度为1.7n术m的Si-δ-掺杂GaAs层）。3.信5nm不掺杂招的AlGa摩As层作为第菊一层隔离删，15nm不掺杂的GaAs沟道，在虾其中形成报二维电子百气。4.第二层鸟隔离为3.3n距m的AlGa哨As层，厚度食为仅为1.7n够m的第二层Si-δ-掺杂GaA龙s层，3.3肥nm的AlGa栽As层，6nm不掺杂GaA愁s。5.在基本HEMT结构上，请形成增强毫型和耗尽授型的垂直锦结构，包酒括第一层受抗腐蚀3nm的AlG百aAs层，7.5n驶m掺杂的GaA袋s层控制耗汇尽型HEMT的阈值电压睡，3nm厚的第沉二层GaA珠s作为耗尽剥型HEM及T的抗腐茅蚀层，派在此上参源极和讲漏极的易欧姆接螺触为30n图m的重掺杂GaA雾s层。6.使用这样墙复杂的夹咽层结构，睛在室温下抬可获得1.8冶×10狭12/棒cm2的载流凑子密度相和700宫0～800票0cm2V-1s-2的电子凳迁移速逼度。37Mai湾nP框ara伶met拌ers滨of侧th山e0秀.3mmG哄ate妹Le路ngt峡hH指EMT泊sHEM亲T-T胜ypePar籍ame颠ter票sE-H番EMTD-HE岗MTVth0.0悼5V-0.7VIdsm冰ax200mA/烫mm(Vgs=0.惹8V)180mA/槐mm(Vgs=0V)Gm500mS/m索m400mS/m训mRs0.6W·mm0.6W·mmfT45GHz40GHz表5.2材:0鼻.3m栅长HEM丝式T的典型参昨数值38HEM究T的进展杯：由Si/G扮eSi材料系贞统研制嚷的HEMT在300K和77K温度下，N沟道HEMT的跨导箱分别高本达400和800m白s/mm。同样，P沟道HEM恶T的跨导暂达到170和300m割s/mm。由于在HEMT的有源触层中，汤没有施拨主与电耍子的碰肾撞，HEM昏T具有更棚高的截各止频率由，更高灿的跨导膀，更低飞的噪声烘。这些句优秀的龙性能使果它不仅沉在毫米拿波电路去中，而岔且在光狡纤通信握的超高堪速电路私中得到珠广泛应听用。39与Si三极管相摔比，MESF援ET和HEMT的缺点为:跨导相难对低;阈值电压将较敏感于蔑有源层的泥垂直尺寸祝形状和掺掏杂程度；驱动电流睁小由于跨器导大，术在整个昏晶圆上绸，BJT的阈值电嘱压变化只牧有几毫伏吃，而MESF钓ET，HEMT要高十倍望多。405.5披MOS工艺和相嫩关的VLSI工艺41图5.7住MO闷S工艺的分轧类42认识MOSF篮ET线宽(Line怪widt帐h),特征尺昆寸(Fea泛tur故eS备ize恩)指什么？43MOS工艺的屯特征尺容寸

(Fea吊tur吸eS盟ize酱)特征尺寸余:最小线宽or最小栅俩长图5.8445.6库PMO仇S工艺5.6.纤1早期的起铝栅工稻艺197须0年前而，标准数的MOS工艺是铝劣栅P沟道。图5.945铝栅PMOS工艺特点左：l铝栅，栅毙长为20m。lN型衬底，p沟道。l氧化层厚须1500Å。l电源电私压为-乔12V。l速度低，述最小门延连迟约为8翻0100ns。l集成度侨低，只农能制作蕉寄存器匀等中规责模集成也电路。46Al栅MOS工艺缺点制造源、骗漏极与制浮造栅极采嘉用两次掩斯膜步骤不逆容易对齐。这特好比彩门色印刷它中，各假种颜色驱套印一治样，不缩慧容易对惕齐。若笛对不齐葛，彩色陵图象就且很难看劫。在MOS工艺中，设不对齐的鸭问题，不舌是图案难穴看的问题项，也不仅累仅是所构伤造的晶体队管尺寸有情误差、参辫数有误差裂的问题，婶而是可能孔引起沟道话中断，无利法形成沟孤道，无法血做好晶体慰管的问题败。47Al栅MOS工艺的栅川极位错问车题图5.10485.6静.2铝栅重张叠设计栅极做得辅长，同S、D重叠一偿部分图5.1燥149铝栅重叠茎设计的缺投点lCGS、CGD都增大了罚。l加长了艺栅极，何增大了射管子尺勉寸，集酬成度降乒低。50克服Al栅MOS工艺缺点蚕的根本方添法将两次MAS冶K步骤合粥为一次谊。让D，S和G三个区奔域一次晶成形。来这种方乎法被称椒为自对准技沿术。515.6帖.3自对准技距术与标准厨硅工艺197挽0年，以出现了鼠硅栅工壁艺。多晶硅Poly漂sili梦con，原是绝缘肌体，经过铅重扩散，锣增加了载场流子，可之以变为导堵体，用作赴电极和电限极引线。52标准硅词栅PMO仰S工艺图5.1志2在硅栅工钥艺中，S，D乐，G是一次伪掩膜步蔽骤形成垄的。先利用脊感光胶姿保护，惨刻出栅氧极，再晋以多晶鸦硅为掩歇膜，刻出S，D区域。邮那时的娱多晶硅滩还是绝第缘体，认或非良握导体。经过扩孙散，杂俗质不仅至进入硅件中，形房诚成了S和D，还进入多刑晶硅，使方它成为导祸电的栅极妙和栅极引肯线。53硅栅工展艺的优淘点：l自对准的睛，它无需促重叠设计字，减小了右电容，提栏高了速度猫。l无需重晴叠设计末，减小蚀了栅极棍尺寸，勒漏、源廊极尺寸队也可以朗减小，醋即减小关了晶体罢管尺寸泼，提高壁了速度材，增加状了集成哈度。增加了骡电路的缩慧可靠性扎。545.7显NMOS工艺由于电凭子的迁葛移率e大于空快穴的迁返移率h，即有e2.5h,因而，N沟道FET的速度抛将比P沟道FET快2.5座倍。那么蹄，为什么MOS发展早期像不用NMOS工艺做邀集成电恒路呢？俊问题是NMO指S工艺遇晌到了难嫂关。所兴以,练直到1图972垂年突破烫了那些代难关以吼后,MOS工艺才进兵入了NMO停S时代。555.7.银1了解NMOS工艺的拌意义目前CMOS工艺已惨在VLS率I设计中默占有压剂倒一切续的优势忌.但控了解NMO越S工艺仍具狡有几方面券的意义:CMOS工艺是晨在PMO鄙S和NMOS工艺的基址础上发展更起来的。从NMOS工艺开始耽讨论对于系学习CMOS工艺起到归循序渐进打的作用。NMO庆S电路技术披和设计方档法可以相微当方便地启移植到CMOS柴VLS启I的设计。GaAs逻辑电跃路的形唯式和众悄多电路慌的设计躺方法与NMO劳S工艺基本逆相同。565.7占.2增强型和眯耗尽性MOS妻FET(Enha折ncem肠ent肾mode语and文dep饿leti歇onm械ode叶MOSF第ET)FET司（Fi霞eld茫Ef绢fec借tT厘ran惠sis尊ito贞r）按衬底冶材料区升分有Si,倍GaAs样,In捡P按场形成峰结构区分采有J/MO时S/ME绒S按载流子故类型区分宪有P/N按沟道形芹成方式区焰分有E/D57E-/D窜-NMO厚S和E-PM骄OS的电路符倾号图5.13585960E-NM晓OS的结构弟示意图(增强型VD=0V,鼓Vgs=Vsb=0V绝)图5.1灿4词E烟-NM屑OS的结构殃示意图61D-N桐MOS的结构示炸意图(耗尽型VD=0V,世Vgs=Vsb=0V罢)图5.14溜D-NM锅OS的结构示抚意图62E-PM驼OS的结构示膜意图(增强型VD=0V,扶Vgs=Vsb=0V相)图5.14匹E-PM半OS的结构阅示意图635.7.杀3劲E-NM顷OS工作原理筋图Vgs>吓Vt，V俱ds=0楚V图5.15不同电压盾情况下E-N现MOS的沟道挤变化64E-N揭MOS工作原雅理图Vgs煎>Vt闷，Vd担s<V允gs-戴Vt图5.1藏5不同电耻压情况距下E-N员MOS的沟道变刻化65E-NM撇OS工作原理吓图Vgs是>Vt座，Vd摄s>V邻gs-捞Vt图5.15不同电压成情况下E-N件MOS的沟道股变化665.7纪.4氧NM梢OS工艺流枣程图5.16脖NM叛OS工艺的慌基本流博程67表5.3答N漫MOS的掩膜和子典型工艺较流程68图5.17重NM括OS反相器电穿路图和芯返片剖面示史意图695.8瓦CMO草S工艺进入80豪年代以来版，CMOS充IC以其近恒乎零的赏静态功且耗而显厅示出优过于NMOS籍，而更适于辈制造VLS唐I电路，绩加上工鸭艺技术依的发展帽，致使CMOS技术成为路当前VLSI电路中应臭用最广泛太的技术。705.8始.1熊1Poly有-,P阱CMO原S工艺流南程图5.1871表5.4一层多晶车硅,一层捕金属,n型衬底CMO助S的掩膜和脂典型工艺恼流程72P阱硅栅CMOS工艺流程在硅片上地生长二氧袜化硅层，述然后，在候二氧化硅论上面涂光驰刻胶，通两过光刻确定P阱区。经曝光挎和显影之修后，将P-杂质注仇入（或螺淀积和浙扩散）N-衬底，敞如图（a）是注入P阱后硅择片的截凤面图。CMOS工艺主要融步骤：（a）确定P阱位置73（b）确定有寨源区面积去掉光刻稀胶和氧化运层，再重栽新生长一圾层薄氧化渔层，然后炒在整个硅念片上淀积秋一层氮化地硅，涂上猛光刻胶，扰进行曝光饿、显影和性腐蚀来去注掉图形内移的氮化硅旷，如图（b）。74未被氮矛化硅覆本盖的区韵域叫场封区，为袖了确保梳在各种悔互连线成下面不铺会形成牲寄生的架晶体管苗，需要烛对场区果注离子丙。（c）生长坊厚和薄皇的氧化员层75（d）制作理多晶硅撑栅和互叫连线然后，在研整个硅片懒上，除了愧有氮化硅书的区域外还（氮化硅早阻止了氧策化层的生愧长），生底长一层厚头的二氧化朵硅，如图蜜（c）。在厚粮氧化层（FOX)生成后，劣去掉氮化拘硅和薄氧瓣化层，再摔生长一层渗新的薄氧透化层，下第一步是在责整个硅片袭上淀积多赴晶硅。然奋后光刻、嫂曝光、显旺影后腐蚀新多晶硅，策只留下做些晶体管栅甩极和互连母线的多晶警硅。如图采（d)所示。76到此为劈燕止，源妈和漏还旺未形成兰，但它剑们已被锯定域在开没有被版多晶硅权和场氧住化层覆巨盖的区陵域。制港作Ｐ+源、漏效区的过巴程是：丛将片子女涂上光壁刻胶，蔬把全部P沟晶体管政的源、漏慨区和Ｐ-材料（如P阱）和金烈属接触的育区域等要礼进行P+扩散的区槐域，经过滩曝光、显封影后露出届来，进行磁注入。光石刻胶在注绩入时起阻守挡作用，道同时，多税晶硅也起霞这种作用迷。同样的育方法，制示作Ｎ+源、漏区撕，如图（e）。77（f）金属晒化和钝姓化层再在硅惹片上淀炸积一新驰的厚氧蓄化层，坟采用以各前相同喇的步骤公将接触康孔的位汁置定下勉来，腐谅蚀接触粥孔的氧浆化层直淘到露出宰硅表面金为止，振去掉光持刻胶，扭在硅片幼上淀积冒金属铝识，光刻魄出金属隐连线并跌腐蚀掉残不需要匪的金属抹，为了搏保护硅欲片不受主化学腐私蚀和划破伤，在腰表面上村覆盖一房诚层钝化捎层。刻收出压焊哄区（这富是IC和其封装窄之间的压役焊区域）么。去掉上鸦面的钝化爆层，如图暴（f），这随是一个微完整电晴路的截秒面图。78P阱CMO仪S工艺中，PMO走S和NMOS结构795.8.岁2典型1P2M富n阱CMOS工艺主民要步骤图5.1践980N阱CMO越S的工艺流案程8182838485868788CMOS反相器臭电路图洽和芯片党剖面示藏意图图5.2089CMO班S的主要抚优点是暑集成密苏度高而告功耗低研，工作值频率随寺着工艺沃技术的错改进已秆接近TTL电路，黎但驱动颤能力尚梁不如双扇极型器壶件，所胃以近来墙又出现围了在IC内部逻辑棉部分采用CMOS技术，而I/O缓冲及驱冻动部分使模用双极型证技术的一概种称为BiCM共OS的工艺系技术。5.9惧B手iCM慕OS工艺90BiCM苗OS工艺的括特点就往是在CMO抚S工艺的升基础上纲加入双征极性器戒件的特惊殊的工疲序表5.591BiC望MOS工艺下NPN晶体管杆的俯视妙图

和歉剖面图图5.2置192作业：1.描述典阶型的双艰极型硅卫晶体管犯制作的着工艺流务程和特咬点。2.简述一层安多晶一层俊金属P阱CMO新S的工艺木流程。939、静夜莫四无邻撞，荒居辜旧业贫祖。。4月-2感34月-2办3Wed牛nes良day诊,A庸pri柜l2疫6,诉202脆310、雨中黄稼叶树，灯栏下白头人增。。00:载42:伯1400:4辰2:1400:4充24/26沾/202办312乡丰:42:乖14A铅M11、以我独蹄沈久，愧盆君相见频尝。。4月-2迅300:4退2:1400:贵42Apr-杯2326-卖Apr离-2312、故人江脖海别，几笑度隔山川索。。00:抱42:奏1400:浓42:翠1400:4分2Wedn奋esda密y,A丽pril毁26,腰202爹313、乍见翻成疑梦，相赢悲各问年助。。4月-毕234月-2炭300:骄42:乎1400:4只2:14Apri洽l26毙,20潜2314、他乡生稳白发，旧无国见青山村。。26弹四月桥202贫312:4框2:14拔上午00:4铲2:144月-2膨315、比不获了得就状不比，熄得不到烧的就不乱要。。。四月栏2312:4逮2上午4月-根2300:4兄2Apri常l26掉,20晚2316、行动柏出成果想，工作先出财富表。。2023嗽/4/2即60:容42:1渗400:4案2:1426居Apr俗il吨202储317、做前，慈能够环视时四周；做别时，你只轧能或者最伴好沿着以汽脚为起点颤的射线向花前。。12:4表2:14勺上午12:4扛2上午00:际42:殿144月-2晶39、没有失案败，只有黎暂时停止聪成功！。4月-段234月-2索3Wed墙nes脾day键,A青pri酒l2劝6,兄202达310、很多厘事情努咽力了未磨必有结厉果，但借是不努换力却什告么改变虾也没有密。。00:血42:摩1400:药42:恋1400:解424/26裙/202耻312姨:42