数字电子技术试卷及答案

JKK一、填空题（每空1分，共20分）JKK1.有一数码，作为自然二进制数时，它相当于十进制数147作为8421BCD码，相于十进制数（2.三态门电路的出有高电平、低电平和（高阻）种状态。3．TTL与门多余的入端应接（高电平或悬空

6．采用四位比较器对两个四位数比时，先较最高）。7．触发器按动作特点可分为基本型步型主从型和边沿；8．如果要把一宽脉冲变换为窄脉冲采用（积型单稳态）触发器9．目前我们所学的双极型集成电路单极型成电路典型路分别是TTL电路（）4．TTL集JK触发器正常工作时，其R和S

端应接（高）电平。

电。5.已某函数

F

D

CD

函数的反数

F

=

DABCD

10．施密特触发器有（两）稳定状.，多谐振荡有（0）稳定态。6.如对键盘上个符号进行二进制编码，则至少要（）位二进制数码。7.典的TTL与门电使用的电路为电源电压为5）V，其输出高电平为（，输出低电平为（）VCMOS电的电电压为3-18V。8．74LS138是3线—8线译码，译码为输出低电平有效，输入为AAA=110时，输出YYYYY应为（75109将一个包含有32768个基存储单元的存储电路设计16位为一个字节的ROM该ROM（）根地址线，有（）根数据读出线。10.两片中规模集成电路10进制计数器联后，最大计数容量为100）位。11.下图所示电路中，Y＝（AB＝（AB+AB＝（AY

11．数字系统按组成方可功能扩展电路、功能综合电两种；12．两二进制数相加时不虑位的进信号是（半）加器。13．不仅考虑两个本位（低位相加，而且还考虑来自低进位相的运算路，称全加。14时序逻辑电路的输出仅和该刻输变量的值有关而且还与该时刻电路处的状态有关。15．计数器按CP脉冲的输入式分为同步计数和异步计数器。16．触发器根据逻辑功的同可分为触发器，T触发器，JK发器，Tˊ触发器，触器等。17．根据不同需要，在集成数器芯片基础上通过采反馈归零法，预置数法，进位出置最数法等方法可以实现任意进制的术器。18．4.一个JK触发器有两个稳态，它存一位二进制数B

YY

19．若将一个正弦波电信转成同一率的矩波，采多振荡器路。20．把JK触发器改成T触发器的方法是J=K=T。21．N个触发器组成的计数器最多可以成2进制的计数器。12.某计数器的输出波形如图1所示，该计数器是（5进制计数。

22．基本RS触发器的约条是RS=0。23．对于JK触发器若，则可成

T

触发器逻辑功；若，则可完成13．驱动共阳极段数码管的译码器的输出电平为（低）有效。1．逻辑函数有种表示方，它们分别是值表式表达）卡诺图

D

触器逻功。2．将2004个“1”异或起来得到的结果是03．由555定时器成的三种电路中施密触发器和单稳态触发）是脉冲的整形电路。4．TTL器输入脚悬相当于输入（高）电平。5．基本逻辑运有（与、或、非）运算。

二、项选择题（本大题共15小题，每小题2，共30分）（在每小题出的四个选项中只有一个是最符合题目要的，请将其代码填写题后的括内。错选、多选或选均无1.函数F(A,B,C)=AB+BC+AC的最项表达为)。A．F(A,B,C)=∑m（0，2，4B.(A,B,C)=∑m（3，6，7）C．F(A,B,C)=∑m（0，2，3，4）D.F(A,B,C)=∑m（2，6，7）

2nnnnnn2nnnnnn2．8线3线先编码的输入为I—I，当先级别最高的I有效时，其输出Y•Y•Y

的

A．

C.函F=AB+BC，使F=1的输入组合为)A．ABC=000B．ABC=010．ABC=101．ABC=110值是（A．111B.010C.000D.1013．十六路数据择器的地输入（选择控制）端有（）个。

13．已知某电路的真值如，电路的辑表达()。A．YB.YC．YABD．YA．16.2

C

BYABCY4.有个左移移位寄存器，当预先置入1011后，其串行输固接0，在4个移位脉冲CP作用下，四位数的移位过程是（A.00B.00C.11D.005．已知74LS138译码器的入三个使能端（=1，E=E=0）时，地址码A=011，则输出Y～Y()。A.B.10111111C.D.6.一四输入端或非门，使其输出为的输入变量取值组合()种。A．15B．8CD7.随存取存储器具有()功能。A.读/B.读/写C.读只写8．N触发器可构成最大计数长度（进制数）)的计数。

0000100000111011010011010111111114．四个触发器组成的行数最多有)个有效状态B.6C.8D.16b三、判说明题本大题2题，每题5分，共）（断列题误正确在题后括号内打√误的打×9．某计数器的态转换图下，

111

000001010

1、逻辑变量的取值，１比０大）2、D/A转换器的位数越多，能够分的最小出电压化量越小（其计数的容量为()A．B五C.四D.三

110100101

011

3．八路数据分配器的地址输入（选控制）有8个X）4、因为逻辑表达式立，所AB=0立X）5、利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只10．已知某触发特性表如下（A为触发器的输入）其输出信号逻表达式()。

是短暂的过渡状态，不能稳而立刻变为0状态）ABQ

说明

6．在时间和幅度上都断续变化的信是数字号，语信号是数字信号）00Q

保持

7.约束项就是逻辑函数中不许现的变取值组，用诺图化简时，可约束项1，也010101

置0置1

可作）8．时序电路不含有记忆功的件）11Q

翻转

9．计数器除了能对输入脉进计数，能作分频器）10．优先编码器只对同输的号中的先级别高的个信号编.（）A．Q

＝AB.

C.

BQ

D.

＝

四、综合题共30分）11．有一个4位D/A转换器设它的满刻度输出电压为10V当输入数字量为1101时，

．下列Z函要求）出真值表）用卡诺图化简）出化后的逻图分输出电压为（）。

Z=

A••CA••C

000111100（8）CST231BC=0000111100（8）CST231（１真值表（2分）卡诺化（分）

=ABC+C+BC+ABC=m+m+m+BCZ000000110101011×1001

=m•m•m（4分）A．74LS161是同步位进制加法计数器，其逻辑功能表1×1如下，分析下电路是进制计数器，并画出其态图。111×CT

CT

CP

QQ

1011

逻辑功表LD×××0000

1100111×0××10××

DQQ

(3)表逻辑图2分）

达

式（2

分）1×0×

QQ111

加法计数

Z=

AB

=A⊕B+C

A=1BC=0

B≥1

Z&

Q

Q

Q

Q

CCOCPCPCRLDCTCTDDD“1“1“1”””

D

．用线—译码器74LS138和门电路实现下列函数分）Z（A、B、C）=AB+AC

&

Q

Q

Q

QCO74LS161CPCPAAASTSTST

YYYYYYYY

AABAA“1STST

YYYYYYYY

&

Z

CRLDCTCTDDDD“1“11．当74LS161计数到1010时，与非门输出“清信号到来，异步清分）2．电构同步十进制加法计数器分3．态（分）400000001001000110100解：ZA、B、C）=AB+

A

C=AB(C+

C)+AC（B+

B

）101010

5

4．触发器电路如下所示，试根据CP及输入波形画出输出端Q的波形设触器初始状态均为“”（6分）

YACCPAQQ二．数转（分1１１．００１＝（）＝（）2８Ｆ．ＦＦ）＝.）＝（）3２．７）＝）＝（）4＋１０１１Ｂ＝01011）=(01011)

四．画题（5分）1．试画出下列触发器的输出波形(设发器的态为0)。分1.2.3.2．已知输入信号X，Y的形如图3所示，试画的波形图3波形图五．分题30分）1、分析如图所示组合逻辑电路的功。5－１０１０１Ｂ）＝1010101）=()三．函化题分）

1、化简式YABCYABACBC

解：1、写出2、画出CDA)ABCACD解：1.用

，给定约束条件为：ＡＢ＋Ｄ０

AABABAB2.用诺图化简数最简单的与或式（画图

3当输入A、C中有2个或3个1