《数字电子技术基础》第7章-时序逻辑电路的分析与设计资料

《数字电子技术基础》第7章-时序逻辑电路的分析与设计资料第一页，共37页。掌握:时序逻辑电路（计数器、寄存器、顺序脉冲发生器）的分析方法；集成计数器构成N进制计数器的方法；同步时序电路的设计方法。了解：异步计数器的设计方法。教学基本要求第二页，共37页。7.1.1时序逻辑电路的结构与特点7.1时序逻辑电路的特点和分类①时序电路由组合逻辑电路（逻辑门等器件）和存储电路（触发器等器件）组成，电路中至少有一条反馈通路。②时序电路任一时刻的输出状态不仅取决于该时刻的输入状态组合，而且与电路状态有关，电路状态综合反映了在该时刻以前的全部输入序列值对电路的影响。第三页，共37页。7.1.1时序逻辑电路的结构与特点输出方程状态方程驱动方程第四页，共37页。7.1.2时序逻辑电路的分类1.按存储电路的器件分为脉冲时序电路和电平时序电路；脉冲时序电路:存储电路全部由触发器组成，称~。否则，称为电平时序电路。2.按电路状态改变的方式分为同步时序电路和异步时序电路；同步时序电路：更新状态的触发器，同步翻转。异步时序电路：更新状态的触发器，有的先翻转，有的后翻转，即异步。各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态同时改变一次。各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化.第五页，共37页。3.按输出的特性（依从关系）分为Moore型时序电路和Mealy型。

Moore型：输出仅与现态有关。Mealy型：输出不仅与现态有关，还与输入有关。如图7.1.1组合电路输入存储电路时钟组合电路输出Y(tn)Q(tn)W(tn)A(tn)Yi(tn)=fM[A(tn),Q(tn)])Y(tn)=F[Q(tn)]第六页，共37页。7.2时序电路的分析方法时序电路的逻辑功能可用逻辑表达式、

状态表、

卡诺图、

状态图、时序图逻辑图一、时序电路功能描述方法6种方式表示这些表示方法在本质上是相同的，可以互相转换。第七页，共37页。电路图时钟方程、驱动方程和输出方程状态方程状态图、状态表或时序图判断电路逻辑功能1235同步时序逻辑电路的分析方法1、基本分析步骤：计算4二、时序电路的基本分析方法第八页，共37页。例7.1分析图示电路的功能解：1）写方程2）求状态方程3）列状态表方法：将驱动方程代入触发器的特性方程求状态方程驱动方程=nAQT01=AT0输出方程-----=nnQAQY10时钟方程---¯==CPCPCP10&CPAYC1FF01TQ1TFF1C1Q特性方程000CPYAA=0时A=112345678000100010110110110000100100101011111001110001第九页，共37页。4）画状态图000111101/01/01/01/10/00/00/00/0X/Y5）分析结果：A=0，计数器保持原态；A=1，为同步二进制加法计数器。且能够自启动。所以该电路是一个可控的同步2进制加法计数器。1.电路的状态2.状态转换顺序箭头指向次态箭尾连接是原态次态=原态,形成自环.输入/输出取值含义:电路处于原态时,加入输入值,所产生的输出值3）列状态表000CPYA12345678000100010110110110000100100101011111001110001如0/0,输入0时,输出为0.第十页，共37页。画时序图CPAQ0Q1Y3）列状态表000CPYA12345678000100010110110110000100100101011111001110001A=1,CP↓,翻转.&CPAYC1FF01TQ1TFF1C1QA=1,CP↓,Q0n=1,翻转.列触发器变态条件F0：A=1，CP↓F1：A=1、Q0n=1，CP↓由T触发器功能知。F0：A=0，保持F1：A=0，保持T1=AQ0第十一页，共37页。例2输出方程：同步时序电路驱动方程：1写方程式第十二页，共37页。2求状态方程T触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：第十三页，共37页。3计算、列状态表输入现态次态输出XY000000101011011011111001111100110111011001101000第十四页，共37页。45电路功能当X＝0时，在时钟脉冲CP的作用下，电路的4个状态按递增规律循环变化，即：00→01→10→11→00→…当X＝1时，在时钟脉冲CP的作用下，电路的4个状态按递减规律循环变化，即：00→11→10→01→00→…可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。画状态图时序图1/0第十五页，共37页。例异步时序电路，时钟方程：驱动方程：1写方程式异步时序逻辑电路的分析方法第十六页，共37页。2求状态方程D触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：第十七页，共37页。3计算、列状态表现态次态注时钟条件000111CP↑Q0↑Q1↑111110CP↑110101CP↑Q0↑101100CP↑100011CP↑Q0↑Q1↑011010CP↑010001CP↑Q0↑001000CP↑第十八页，共37页。45电路功能由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状态按递减规律循环变化，即：000→111→110→101→100→011→010→001→000→…电路具有递减计数功能，是一个3位二进制异步减法计数器。画状态图、时序图第十九页，共37页。7.3时序电路的设计方法实际逻辑问题画出原始状态图状态化简状态编码求时钟方程输出方程状态方程驱动方程检查自启动电路验证画逻辑图2354时钟方程、驱动方程和输出方程状态方程状态图、状态表或时序图判断电路逻辑功能1计算电路图状态图、状态表或时序图12345676第二十页，共37页。例7.3.1用D触发器设计一个同步串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。例如：

输入A1110

输出Y0110

解：（1）画出原始状态图S0S1S2S31/0A/Y1/01/11/10/00/00/00/0因此，从原始状态开始，要记录连续输入3个1及以上情况，大体设置4个状态。

S0表示原始状态，S1、S2、S3表示输入1个1、2个1、3个1。A/Y表示输入/输出信号。

从S0开始，输入第一个1输出为0，状态转换到S1；连续再输入一个1，输出为0，状态转换到S2；连续输入第三个1输出为1，状态转换到S3；此后，再连续输入1，输出总为1，状态保持S3。无论电路处于何态，只要输入为0，都要回到S0，以便重新检测。电路的主要目的：检测连续输入3个1，输出为1即可。第二十一页，共37页。（2）状态化简

判断Si和Sj等价的方法是：分别以Si和Sj为现态，如果对应于输入的全部取值组合，同时满足2个条件：①输出完全相同；②次态相同或者交错或者循环，则Si和Sj等价。

由表看出，S2和S3是等价状态，因为它们在全部输入取值组合的情况下得到相同的输出和相同的次态。S0S1S21/0A/Y1/01/10/00/00/0最简原始状态图现态输入A次态YS00S001S10S10S001S20S20S001S31S30S001S31例7.3.1的原始状态表将S3合并为S2，得到简化的原始状态图。S0S1S2S31/0A/Y1/01/11/10/00/00/00/0第二十二页，共37页。

最简原始状态图中只有3个状态，用2位二进制码对状态进行编码，并用2个下降沿触发的D触发器（）存储编码。选择编码方案为

S0=00,S1=01,S2=10，则得到二进制代码状态图：（3）状态编码注意：状态=11未用，是无效状态，在后续的设计过程中作为无关项。

0001101/0A/Y1/01/10/00/00/0二进制状态图第二十三页，共37页。由状态图可得到复合卡诺图(4)求时钟方程、输出方程、状态方程和驱动方程按题意要求，采用同步时序电路，2个D触发器的时钟输入端都与输入时钟相连。即：00011110000Y0000╳0001010100╳101图中，每个方格表示次态（）和输出Y，未用的编码项（=11）作为无关项。A0001101/0A/Y1/01/10/00/00/0二进制状态图①求时钟方程②求输出方程、状态方程次态，即100之后的状态第二十四页，共37页。复合卡诺图可折分为3张卡诺图：输出Y的卡诺图；次态和的卡诺图。输出Y的卡诺图

00011110000Y0000╳0001010100╳101A输出Y卡诺图1000×00AY0001111001×卡诺图1100×00A0001111001×卡诺图0010×00A0001111001×第二十五页，共37页。已知D触发器的特性方程为与D触发器的特性方程比较,求得2个触发器的驱动方程：由2个触发器的状态方程：③求驱动方程第二十六页，共37页。将无效状态=11代入状态方程中计算，绘出无效状态转换图。该图表明从无效状态11进入有效状态00或10，设计的电路可以自启动。1110001/10/0（5）检查自启动讲义中错第二十七页，共37页。6）画逻辑图1DQFF1C1&CPAY1DQFF0C1同步串行111序列检测器≥1按此方法，读者也可设计出Moore型序列检测器。根据时钟方程、输出方程和驱动方程，画出时序电路，可见，它是Mealy型同步电路。第二十八页，共37页。例7.4用JK触发器设计一个同步6进制计数器。

6进制有6个数码0、1、2、3、4、5，从低位到高位的进位规律是“逢6进1”。原始状态图S0/0S1/0S2/0S3/1S4/0S5/0解：（1）画原始状态图一个同步6进制计数器有一个进位控制信号Y和6个状态S0、S1、S2、S3、S4、S5，分别表示6个数码0、1、2、3、4、5。第二十九页，共37页。原始状态图有6个状态，用3位二进编码6个状态。注意：

状态图中未用的编码是010和101，作为无关项。(2)状态化简二进制状态图000/0/0/0/1/0/0100110111011001已是最简原始状态图。(3)状态编码编码方案有种。选用3个下降沿触发的JK触发器存储3位二进制编码。因为：000、001、010、011、100、101、110、111第三十页，共37页。(4)求时钟方程、输出方程、状态方程和驱动方程由状态图绘出输出卡诺图按题意要求，采用同步时序电路。000111100010╳10╳00（a）输出Y的卡诺图由输出卡诺图，求得输出方程二进制状态图000/0/0/0/1/0/0100110111011001①求时钟方程②求输出方程第三十一页，共37页。③求状态方程和驱动方程由状态图绘出触发器次态的卡诺图

000111100000╳11╳11（b）的卡诺图000111100001╳10╳11（c）的卡诺图000111100100╳11