计算机逻辑部件

计算机逻辑部件第一页，共85页。学习目的1．快速复习三态电路和异或门。2．掌握计算机中常用的组合逻辑电路，尤其是算术逻辑单元的组成、工作原理和先行进位的方法。3．了解时序逻辑电路。4．基本掌握阵列逻辑电路的组成、工作原理和解决问题的方案。第二页，共85页。本章重难点重点：常用逻辑电路的功能、原理1、加法器(串行加法器和并行加法器)2、ALU的功能和机构3、触发器、寄存器4、译码器难点：ALU原理第三页，共85页。2.1计算机中常用的组合逻辑电路

逻辑电路的输出状态仅和当时的输入状态有关，而与过去的输入状态无关，称这种逻辑电路为组合逻辑电路。常见的组合电路有加法器、算术逻辑单元、译码器、数据选择器等。第二章计算机的逻辑部件第四页，共85页。2.1.1三态电路三态：正常0态，正常1态，高阻态Z三态结构：既可以把输出“线与”（对正逻辑而言）在一起去驱动总线，又具有图腾柱输出(Totempole)结构优点的输出结构。三态反相门的功能表及逻辑图：

P24图2.1P25图2.2几组参数：P24-25第五页，共85页。2.1.2异或门及其应用1.可控原/反码输出电路功能表和逻辑图2.半加器（详见2.1.3）3.数码比较器（1）四位比较器（2）八位比较器4.奇偶检测电路5.常用的异或运算第六页，共85页。

XnYnHn0000111011102.1.3加法器1.半加器(不考虑进位)半加器XnYnHn两数码为Xn、Yn,半加和为Hn功能表(P28)反相器、或非门异或门第七页，共85页。2.全加器(1)一位全加器全加器XnYnCn-1FnCnXn、Yn、Cn-1Fn－和Cn－进位特点：输入均取反，输出也均为反码第八页，共85页。(2)串行多位加法器

XnYnCn-1CnFnX1Y1 F1C0C1XnYnCn-1CnFnX2Y2 XnYnCn-1CnFnXnYnCn-1CnFnC2C3C4X3Y3 X4Y4 F2F3F4

n个全加器相连可得n位加法器，但加法时间较长，因为位间进位是串行传送的，本位全加和Fi必须等低位进位Ci-1来到后才能进行，加法时间与位数有关。只有改变进位逐传送的路径，才能提高加法器工作速度。解决办法之一：采用“超前进位产生电路”，来同时产生各位进位，从而实现快速加法，这种加法器称为“超前进位加法器”。第九页，共85页。

超前进位产生电路是根据各进位的形成条件来实现的。C1的形成：

1）X1、Y1均为“1”

2）X1、Y1任一个为“1”，且进位C0为“1”

C1=X1Y1+(X1+Y1)C0C2的形成：

1）X2、Y2均为“1”

2）X2、Y2任一个为“1”，X1和Y1均为“1”

3）X2、Y2任一个为“1”，X1、Y1任一个为“1”且进位C0为“1”

C2=X2Y2+(X2+Y2)C1

=X2Y2+(X2+Y2)X1Y1+(X2+Y2)(X1+Y1)C0

同理可得C3、C4C3=X3Y3+(X3+Y3)C2

=X3Y3+(X3+Y3)X2Y2+(X3+

Y3)(X2+Y2)X1Y1

+(X3+Y3)(X2+Y2)(X1+Y1)C0C4=X4Y4+(X4+Y4)C3=X4Y4+(X4+Y4)X3Y3

+(X4+Y4)(X3+Y3)X2Y2+(X4+Y4)(X3+Y3)(X2+Y2)X1Y1

+(X4+Y4)(X3+Y3)(X2+Y2)(X1+Y1)C0（3）超前进位多位加法器第十页，共85页。引入进位传递函数Pi

=Xi+Yi

两输入中有一个为“1”，若有进位输入，则本位向高位传送进位，这个进位可看成是低位进位越过本位直接向高位传递的。引入进位产生函数Gi

=Xi·Yi

当两输入均为“1”时，不管有无进位，定会产生向高位的进位。

用P1~P4、G1~G4代入C1~C4得：

C1=G1+P1C0

C2=G2+P2G1+P2P1C0

C3=G3+P3G2+P3P2G1+P3P2P1C0

C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0第十一页，共85页。

用“与非”、“或非”、“与或非”形式改写成如下形式：第十二页，共85页。*证明：C1第十三页，共85页。由上式画出“超前进位产生电路”及“四位超前进位加法器”的逻辑图如下。只要X1~X4,Y1~Y4和C0同时到来，就可几乎同时形成C1~C4和F1~F4.第十四页，共85页。2.1.4ALU部件（Arithmeticandlogicalunit）

ALU是一种功能较强的组合电路。它能实现多种算术运算和逻辑运算。ALU的基本组合逻辑结构是超前进位加法器，通过改变加法器的Gi和Pi来获得多种运算能力。下面通过介绍SN74181型四位ALU中规模集成电路来介绍ALU的原理。

第十五页，共85页。A3~A0

、B3~B0:参加运算的两个数Cn:ALU最低位进位输入F3~F0:运算结果（下标3：最高位，下标0：最低位）S0~S3:运算选择控制端M:状态控制端第十六页，共85页。1.功能表－能执行16种算术、16种逻辑运算。加：算术加+:逻辑加（或）第十七页，共85页。2.原理（1）可以*证明*进位传递函数Pi和进位产生函数Gi有如下的特点：

Pi+Gi=Pi,PiGi=Gi（2）令ALU的“二与或非门”（1~4）及“三与或非门”（5~8）的输出分别为Pi、Gi.

它们的表达式为：

同样可以证明现在的Pi、Gi同样满足（1）的特点。这样可以把ALU的“二与或非门”及“三与或非门”（含Bi反相门）看成是实现以Xi、Yi为输入的进位传递函数的“或”门及进位产生函数的“与”门。

第十八页，共85页。第十九页，共85页。第二十页，共85页。（3）Xi、Yi与Ai、Bi的对应关系如下：上式中S3S2S1S0一旦确定，Xi、Yi

同Ai、Bi的关系就可确定。例：S3S2S1S0=HLLH时（1001）则：于是以Ai、Bi为输入的结构复杂的ALU可改为以Xi、Yi为输入的结构简单的电路。第二十一页，共85页。下面讨论它的逻辑功能（1）M＝L

因为：

1）异或门G21、G23、G25、G27是实现以Xi、Yi为输入的半加。（如：G21的输出为：P0G0＝X0Y0

）

2）G13~G16、G19的输出是实现

第二十二页，共85页。3）电路输出F3~F0:是X3~X0及Y3~Y0及低位进位Cn全加和的反码，即：第二十三页，共85页。（2）M＝H

G13~G16输出均为1，位间不发生关系。

F0~F3为：

综上所述，对于正逻辑M＝L时，ALU是以X3~X0、Y3~Y0及Cn为输入，输出接一组反相器的4位快速加法器。

四位加法器0123

F0F1F2F3

X0Y0X1Y1X2Y2X3Y3CnCn+4第二十四页，共85页。M=H

X0Y0X1Y1X2Y2X3X3

F0F1F2F3

ALU是以Xi、Yi

为输入的异或非门。第二十五页，共85页。基于上述我们分析ALU的逻辑功能

S3S2S1S0=HLLH(1)将S3S2S1S0=1001代入：得：

解得：（2）M=H

此时执行了异或非操作。

第二十六页，共85页。（3）M=L

当Cn=1时，第二十七页，共85页。当Cn=0时，第二十八页，共85页。例：S3S2S1S0=LLLL(1)将S3S2S1S0=0000代入：得：解得：（2）M=H此时执行了求A的反码的功能，记为：第二十九页，共85页。（3）M=L第三十页，共85页。3.用4片74181电路可组成16位ALUCnCn+4CnCn+4CnCn+4CnCn+4Cn0123片内进位快速，但片间进位是逐片传递的，由此形成F0~F15的时间还是比较长。若把16位ALU中的每四位作为一组，用位间快速进位的形成方法来实现16位ALU中“组间快速进位”，那么就能得到16位快速ALU。第三十一页，共85页。

分析：组内并行、组间并行

设16位加法器，4位一组，分为4组：4位4位4位4位

第4组第3组第2组第1组C16~C13C12~C9C8~C5C4~C1C0C16C12C8C4第三十二页，共85页。

1）第1组进位逻辑式组内：

C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0

组间：

C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0GIPI所以

CI=GI+PIC0组间进位传递函数组间进位产生函数第三十三页，共85页。

2）第2组进位逻辑式组内：

C5=G5+P5CIC6=G6+P6G5+P6P5CIC7=G7+P7G6+P7P6G5+P7P6P5CI

组间：

C8=G8+P8G7+P8P7G6+P8P7P6G5+P8P7P6P5CIGⅡPⅡ所以

CⅡ=GⅡ+PⅡCI第三十四页，共85页。

3）第3组进位逻辑式组内：

C9=G9+P9CⅡ

C10=G10+P10G9+P10P9CⅡ

C11=G11+P11G10+P11P10G9+P11P10P9CⅡ

组间：

C12=G12+P12G11+P12P11G10+P12P11P10G9+P12P11P10P9CⅡGⅢPⅢ所以

CⅢ=GⅢ+PⅢ

CⅡ第三十五页，共85页。

4）第4组进位逻辑式组内：

C13=G13+P13CⅢC14=G14+P14G13+P14P13CⅢC15=G15+P15G14+P15P14G13+P15P14P13CⅢ

组间：

C16=G16+P16G15+P16P15G14+P16P15P14G13+P16P15P14P13CⅢGⅣPⅣ所以

CⅣ=GⅣ+PⅣCⅢ

第三十六页，共85页。5）各组间进位逻辑CI=GI+PIC0CⅡ=GⅡ+PⅡCICⅢ=GⅢ+PⅢCⅡCⅣ=GⅣ+PⅣCⅢ

=GⅡ+PⅡGI

+PⅡPIC0

=GⅢ+PⅢGⅡ+PⅢPⅡGI

+PⅢPⅡPIC0

=GⅣ+PⅣGⅢ+PⅣPⅢGⅡ

+PⅣPⅢPⅡGI+PⅣPⅢPⅡPIC0

第三十七页，共85页。6）结构示意∑41~∑85~∑129~∑1613~组间进位链A8....A5

B8....B5A4....A1

B4....B1A12....A9

B12....B9A16....A13

B16....B13CoCⅣGⅣPⅣGⅢPⅢGⅡPⅡGI

PI

C3~1C15~13C11~9C7~5

CⅢ

CⅡCI

A8....A5

B8....B5A4....A1

B4....B1A12....A9

B12....B9A16....A13

B16....B13CoGⅣPⅣGⅢPⅢGⅡPⅡGI

PI

C3~1CⅣ

CⅢ

CⅡCI

C15~13C11~9C7~5

7）进位传递过程Ai、Bi、C0GⅣ、PⅣ….GI、PI、CⅣ、CⅢ、CⅡ、CI

C3~1C15~13、C11~9、C7~5第三十八页，共85页。GIVPIVGIIIPIIIGIIPIIGIPI74182CIIICIICIC0

7418174181741817418174181:实现算术逻辑运算及组内并行。74182：接收了组间的辅助函数后，产生组间的并行进位信号CIII

、CII

、CI，分别将其送到各小组的加法器上一个16位的ALU部件，要实现组内并行，组间并行运算。所需器件为：74181芯片四块，74182一块第三十九页，共85页。三、译码器：（P34）输入：n个输出：＜＝2n第四十页，共85页。74LS138:3-8译码器第四十一页，共85页。四、数据选择器：（P35）M选一（n个地址控制端子）M=2n第四十二页，共85页。8选1据选择器（P35）第四十三页，共85页。2.2时序逻辑电路

时序逻辑电路不但与当前的输入状态有关，而且还与电路以前的输入状态有关。时序电路内必须有存储信息的记忆元件---触发器。2.2.1

触发器

按有无动作的统一时间节拍（时钟脉冲）来分:有基本触发器（无时钟触发器）和时钟触发器。按电路的结构来分:有主从触发器、维持阻塞触发器、边沿触发器和主从型边沿触发器等。按逻辑功能来分:有RS

触发器、D

触发器、JK

触发器、T

触发器、T’触发器。第四十四页，共85页。

（1）电位触发方式触发器（D锁存器）

EDQQ10110×

0110Q0Q0QQDEQQDE第四十五页，共85页。

DEQQEDQQ的区域是修改有效区第四十六页，共85页。

（2）边沿触发方式触发器（D触发器）

原理分析较复杂，我们只记住功能表。RdSdCPDQ

Q01××10××11↑011↑101100110QQRDSDDCPQQDCPRD

SD第四十七页，共85页。集成正沿双D触发器第四十八页，共85页。

CLKDSD

RD

QQ

触发上升沿第四十九页，共85页。集成正沿4D触发器第五十页，共85页。（3）主-从触发方式触发器（J-K触发器）

主-从触发器基本上是由两个电位触发器级联而成的，接收输入数据的是主触发器，接收主触发器输出的是从触发器，主、从触发器的同步控制信号是互补的。RdSdCPJKQ

Q01×××10×××00×××11001110110111110110

不稳定保持

1001

计数第五十一页，共85页。2.2.2寄存器和移位寄存器

寄存器是计算机的一个重要部件，用于暂存数据、指令等。它由触发器和一些控制门组成。在寄存器中，常用的是正边沿触发D触发器和锁存器。

第五十二页，共85页。时钟清除74LS374：带三态输出的8D边沿触发器74LS273：带清除功能的8D边沿触发器第五十三页，共85页。74LS374内部：输出带三态门第五十四页，共85页。74LS373：锁存器

74LS373：8D电平触发器G输出控制第五十五页，共85页。

在计算机中常要求寄存器有移位功能。如在进行乘法时，要求将部分积右移；在将并行传送的数转换成串行数时也需移位。有移位功能的寄存器称为移位寄存器。

QQ

DCPQ4QQ

DCPQ3QQ

DCPQ2QQ

DCPQ1CK移位输出移位输入左移QQ

DCPQ4QQ

DCPQ3QQ

DCPQ2QQ

DCPQ1CK移位输出移位输入右移第五十六页，共85页。

双向四位移位寄存器。它有左移、右移、并行输入及保持功能，采用主-从R-S触发器作寄存元件。

第五十七页，共85页。移位器：74LS299右移左移时钟清零第五十八页，共85页。2.2.3计数器

计数器是计算机、数字仪表中常用的一种电路。计数器按时钟作用方式来分，有同步计数器和异步计数器两大类。

异步计数器中，高位触发器的时钟信号是由低一位触发器的输出来提供的，结构简单。

同步计数器中，各触发器的时钟信号是由同一脉冲来提供的，因此，各触发器是同时翻转的，它的工作频率比异步计数器高，但结构较复杂。计数器按计数顺序来分，有二进制、十进制两大类。在计算机中较少使用异步计数器，这里着重介绍有并行输入数据功能的正向同步十进制计数器。第五十九页，共85页。

用J一K触发器构成的同步十进制集成化计数器。同步计数器是采用快速进位方式来计数的，触发器及实现快速进位的逻辑电路是它的核心。当前状态用Q表示，下一个状态用Q’表示。由于计数器只有保持和计数两种状态，所以J=K=0是保持、J=K=1是计数设JA=KA=A；JB=KB=B；JC=KC=C；JD=KD=D；QDQCQBQAQ’DQ’CQ’BQ’A00000001001000110100010101100111100010010001001000110100010101100111100010010000DCBA0001001100010111000100110001111100011001红色：B绿色：C蓝色：D第六十页，共85页。

00000010××××01××QBQAQDQC0001111000011110D00100010××××00××QBQAQDQC0001111000011110C01100110××××00××QBQAQDQC0001111000011110B11111111××××11××QBQAQDQC0001111000011110AJD=KD=QDQA+QCQBQAJC=KC=QBQAJB=KB=QDQAJA=KA=1第六十一页，共85页。

J-K触发器组成的十进制计数器：QDQDJCPKQCQCJCPKQBQBJCPKQAQAJCPK1CK第六十二页，共85页。十进制同步计数器

第六十三页，共85页。进位输出清零置数时钟第六十四页，共85页。同步计数器的扩展方法

第六十五页，共85页。2.3阵列逻辑电路

阵列逻辑电路近年来得到了迅速的发展。“阵列”是指逻辑元件在硅芯片上以阵列形式排列，这种电路具有设计方便、芯片面积小、产品成品率高、用户自编程、减少系统的硬件规模等优点常见的阵列逻辑电路有：读／写存储器(randomaccessmemory，简称RAM)在主存储器一章中将详细介绍它的原理与使用。只读存储器(readonlymemory，简称ROM)可编程序逻辑阵列(programmablelogicarray，简称PLA)可编程序阵列逻辑(programmablearraylogic，简称PAL)通用阵列逻辑(generalarraylogic，简称GAL)门阵列(gatearray，简称GA)宏单元阵列(macrocellarray，简称MA)可编程门阵列(programmablegatearray，简称PGA)一般把除读／写存储器的阵列逻辑电路统称为可编程序逻辑器件(programmablelogicdevices，简称PLD)。在本节中将介绍ROM，PAL，PLA，GAL等器件。第六十六页，共85页。一、只读存储器ROM:(P43)ROM的结构：

只读存储器(readonlymemory，简称ROM)也是一类重要的阵列逻辑电路。在计算机中，常常要存储固定的信息(如监控程序、函数、常数等)。ROM主要由全译码的地址译码器和存储单元体组成，前者是一种“与”阵列（组成全部地址的最小项

），后者则是“或”阵列，它们都以阵列形式排列。存储体中写入的信息是由用户事先决定的，因此是“用户可编程”的，而地址译码器则是“用户不可编程”的。

ROM的类型：

1）PROM：熔丝型；一次熔断，不能更改。（2）EPROM或E2PROM：紫外线擦除或电擦除型，可反复修改。MROM：掩模型，制造厂商制造时同时做好。

第六十七页，共85页。

熔丝型8*4ROM原理图：第六十八页，共85页。ROM结构的另一种表示形式：第六十九页，共85页。二、可编程序逻辑阵列PLA(P45)

可编程序逻辑阵