《电子技术基础》课件9-2

第9章:时序逻辑电路

时序逻辑电路（sequentiallogic）触发器（flip-flop）

寄存器（registers）计数器（counters）§9.3-1数码寄存器（registers）

用来存储一组二进制代码的同步时序电路称为寄存器；一个触发器可以存储1位二进制代码，用n个触发器就可以组成能存储n位二进制代码的寄存器；一般寄存器都是借助时钟脉冲将数据存放到触发器中，因而寄存器由触发器和控制门电路组成；寄存器分为两大类：

数码寄存器：仅仅具有接收、存储、输出、清除数码功能。

又分为双拍接收和单拍接收两种类型；

移位寄存器：除了具有存储数码的功能外，还可以在时钟脉冲的作用下，将其存储的数码进行逐次左移或右移。

又分为单向移位寄存器和双向移位寄存器。9.3寄存器

由4个基本RS触发器和4个与非门组成的

4位数码寄存器第一节拍：清零接收数码前，用一个负脉冲将所有触发器清零；第二节拍：接收数码用一个接收正脉冲打开所有的与非门，数据为1的数码将对应的触发器置1；数据为的数码对应的触发器状态不变，仍为0。

第二节拍时，各触发器的状态只能由0变为1，而不能由1变为0

并行输入、并行输出双拍接收方式的数码寄存器

QFF3RS&&&&Q3Q2Q1Q0D3D2D1D0输入输出接收清零9.3寄存器

QFF2RS

QFF1RS

QFF0RS

由4个基本RS触发器和8个与非门组成的4位数码寄存器；寄存器工作时，不需要清零，一个节拍时间，用一个接收正脉冲就可以将数据写入寄存器；每一位寄存器实际就是由基本RS触发器和相应的控制门组成的D触发器：

并行输入、并行输出

单拍接收方式的数码寄存器&CP&&&&&&&9.3寄存器

QFF3RS

QFF2RS

QFF1RS

QFF0RSQ3Q2Q1Q0D3D2D1D0

由D触发器组成的单拍接收数码寄存器9.3寄存器寄存§9.3-2移位寄存器（shiftregisters）

单向移位寄存器每个触发器的输出端Q依次接到下一个触发器的输入D；在时钟脉冲的作用下，各个触发器的状态都右移给下一个触发器；串行输入，串行、并行输出9.3寄存器串行输入串行输出并行输出清零移位控制

单向移位寄存器CP输入Q0Q1Q2Q301234D3D2D1D000000D3000D2D300D1D2D30D0D1D2D312345678CP输入Q0Q1Q2Q3101111010119.3寄存器状态方程时序图单向移位寄存器CP串行输入串行输出并行输出Q0Q1Q2Q3&&&&D0D1D2D3并行输入9.3寄存器

双向移位寄存器数码既可以左移，也可以右移，由控制端X控制。

X=1时：与或非门左边的门打开，右边门封锁，使得左边触发器的/Q端经与或非门反相后加到右边触发器的D端，数码右移；

X=0时：与或非门右边的门打开，左边门封锁，使得右边触发器的/Q端经与或非门反相后加到左边触发器的D端，数码左移；CP右移输入Q0Q1Q2Q3

XX=1：右移X=0：左移左移输入9.3寄存器§9.3-3寄存器的应用集成寄存器74LS175:quadDflip-flopswithclear

74LS165:8-bitparallelinserialoutshiftregister

DS:serialinput/PL:parallelloadCP1:clockCP2:clockinhibit74LS194:4-bitbidirectionaluniversal

shiftregister

SL:serialleftinputSR:serialrightinputS0,S1:modeselect:

S0=S1=1:parallelloadS0=1,S1=0:rightshift;S0=0,S1=1:leftshift9.3寄存器

数据的串/并、并/串转换：

两片74LS194级连构成8位双向移位寄存器右移串行输入左移串行输入S1S0/CLRCLK并行数据输入并行数据输出右移串行输出左移串行输出9.3寄存器

循环彩灯：两片74LS194首尾级连构成8位循坏右移寄存器S1S0/CLRCLKD0D1D2D3D4D5D6