CMOS器件模型(课件2)

CMOS器件模型(课件2)第一页，共60页。CMOS器件模型一、无源器件结构介绍二、简单的MOS大信号模型三、MOS小信号模型四、SpiceLevel3Model五、HSpice仿真介绍2第二页，共60页。一、无源器件结构及模型

集成电路中的无源元件包括:互连线、电阻、电容、电感、传输线等3第三页，共60页。互连线互连线设计应该注意以下方面：大多数连线应该尽量短最小宽度保留足够的电流裕量多层金属趋肤效应和寄生参数（微波和毫米波）寄生效应4第四页，共60页。

电阻实现电阻有三种方式：1.晶体管结构中不同材料层的片式电阻（不准确）2.专门加工制造的高质量高精度电阻3.互连线的传导电阻5第五页，共60页。(a)单线和U-型电阻结构

(b)它们的等效电路阻值计算最小宽度6第六页，共60页。栅漏短接的MOS有源电阻及其I-V曲线Ron直流电阻Ron>交流电阻rds栅、漏短接并工作在饱和区的MOS有源电阻

7第七页，共60页。饱和区的NMOS有源电阻示意图直流电阻Ron<交流电阻rds条件：VGS保持不变VGS保持不变的饱和区有源电阻8第八页，共60页。对于理想情况，Oˊ点的交流电阻应为无穷大，实际上因为沟道长度调制效应，交流电阻为一个有限值，但远大于在该工作点上的直流电阻。在这个工作区域，当漏源电压变化时，只要器件仍工作在饱和区，它所表现出来的交流电阻几乎不变，直流电阻则将随着漏源电压变大而变大。9第九页，共60页。总结：

有源电阻的几种形式(a)(d)直流电阻Ron<交流电阻rds(b)(c)和(e)直流电阻Ron>交流电阻rds10第十页，共60页。电容在高速集成电路中，有多种实现电容的方法：1）利用二极管和三极管的结电容；2）利用叉指金属结构；3）利用金属-绝缘体-金属(MIM)结构；4）利用类似于MTM的多晶硅/金属-绝缘体-多晶硅结构；11第十一页，共60页。(a)叉指结构电容和(b)MIM结构电容

12第十二页，共60页。电容平板电容公式高频等效模型自谐振频率f0

品质因数Qf<f0/313第十三页，共60页。电感集总电感单匝线圈版图

a，w取微米单位

14第十四页，共60页。式中：ri=螺旋的内半径，微米，r0=螺旋的外半径，微米，N=匝数。多匝螺旋形线圈电感值计算公式为：

15第十五页，共60页。电感电感精度：电感模型16第十六页，共60页。传输线电感获得单端口电感的另一种方法是使用长度l<l/4λ波长的短电传输线(微带或共面波导)或使用长度在l/4λ<l<l/2λ范围内的开路传输线。

双端口电感与键合线电感短路负载：开路负载：17第十七页，共60页。分布参数元件集总元件和分布元件随着工作频率的增加，一些诸如互连线的IC元件的尺寸变得很大，以致它们可以与传输信号的波长相比。这时，集总元件模型就不能有效地描述那些大尺寸元件的性能，应该定义为分布元件。

18第十八页，共60页。微带线(a)(b)典型微带线的剖面图(a)和覆盖钝化膜的微带线(b)19第十九页，共60页。TEM波传输线的条件GaAs衬底的厚度<200um20第二十页，共60页。微带线设计需要的电参数主要是阻抗、衰减、无载Q、波长、迟延常数。阻抗计算

微带线的衰减α由两部分组成：导线损耗和介质损耗形成微带线的基本条件是，介质衬底的背面应该完全被低欧姆金属覆盖并接地，从而使行波的电场主要集中在微带线下面的介质中。w/h<1w/h>1微带线21第二十一页，共60页。共面波导(CPW)(a)(b)常规共面波导(a)与双线共面波导(b)22第二十二页，共60页。CPW传输TEM波的条件CPW的阻抗计算由ZL计算CPW的宽度W:对应于厚衬底/薄衬底有效介电常数有变化CPW的衰减计算23第二十三页，共60页。相对于微带线，CPW的优点是：1）工艺简单，费用低，因为所有接地线均在上表面而不需接触孔。2）在相邻的CPW之间有更好的屏蔽，因此有更高的集成度和更小的芯片尺寸。3）比金属孔有更低的接地电感。4）低的阻抗和速度色散。CPW的缺点是：1）衰减相对高一些，在50GHz时，CPW的衰减是0.5dB/mm;2）由于厚的介质层，导热能力差，不利于大功率放大器的实现。CPW的优缺点24第二十四页，共60页。二、简单的MOS大信号模型（SpiceLevel1）大信号模型是非线性模型；最简单的模型，主要用于手工计算；表征器件电压（VGS等）与器件电流直流值的关系Level1模型，由Sah建议，Shichman和Hodges使用，主要包括VT、K`（跨导参数）、λ（沟道长度调制参数）、γ（体阈值参数）、ф等。推出小信号模型。25第二十五页，共60页。NMOS跨导特性（VDS=0.1V）26第二十六页，共60页。NMOS输出特性（VGS=2VT）27第二十七页，共60页。NMOS输出特性（VGS=4VT）28第二十八页，共60页。修正的Sah模型29第二十九页，共60页。衬底电压对NMOS阈值电压VTH的影响30第三十页，共60页。0.8umCMOS工艺的大信号模型参数31第三十一页，共60页。大信号NMOS的寄生电容耗尽电容：CBD、CBS栅电容：CGS、CGD、CGB32第三十二页，共60页。耗尽电容CBD、CBS其中ABD为Bulk-Drain面积；

0.33<MJ<0.533第三十三页，共60页。栅电容：CGS、CGD、CGB交叠电容C1、C2（栅-体交叠电容）、C334第三十四页，共60页。NMOS栅电容总结35第三十五页，共60页。三、MOS小信号模型简化计算的线性模型；在大信号电压和电流完全可以用直线表示时才有效；基于大信号模型所实现，依赖于大信号工作条件。36第三十六页，共60页。等效跨导gbd、gbs和沟道跨导gm、gmbs、gds37第三十七页，共60页。饱和区小信号跨导38第三十八页，共60页。非饱和区小信号跨导39第三十九页，共60页。四、SpiceLevel3Model40第四十页，共60页。BSIM3V3Model工业标准MOSSpice仿真模型；适用于亚微米、沈亚微米CMOS工艺；充分考虑了阈值电压的减小、迁移率的退化、沟道长度调制效应、热电子效应等；支持Hspice、Spectre等仿真工具；41第四十一页，共60页。MOSFET49级模型(Level=49,BSIM3V3)1995年10月31日由加州柏克莱分校推出.基于物理的深亚微米MOSFET模型.可用于模拟和数字电路模拟。模型考虑了(1) 阈值电压下降,(2) 非均匀掺杂效应,(3) 垂直电场引起的迁移率下降,(4) 载流子极限漂移速度引起的沟道电流饱和效应,(5) 沟道长度调制(6) 漏源电源引起的表面势垒降低而使阈值电压下降的静电反馈效应.(7) 衬底电流引起的体效应(8) 亚阈值导通效应(9) 寄生电阻效应42第四十二页，共60页。

共有166(174)个参数!67个DC参数13个AC和电容参数2个NQS模型参数10个温度参数11个W和L参数4个边界参数4个工艺参数8个噪声模型参数47二极管,耗尽层电容和电阻参数8个平滑函数参数(在3.0版本中)MOSFET49级模型(Level=49,BSIM3V3)43第四十三页，共60页。不同MOSFET模型应用场合Level1 简单MOSFET模型Level2 2m器件模拟分析Level3 0.9m器件数字分析BSIM1 0.8m器件数字分析BSIM2 0.3m器件模拟与数字分析BSIM3 0.5m器件模拟分析与0.1m器件数字分析Level=6 亚微米离子注入器件Level=50 小尺寸器件模拟电路分析Level=11 SOI器件对电路设计工程师来说,采用什么模型参数在很大程度上还取决于能从相应的工艺制造单位得到何种模型参数.44第四十四页，共60页。五、Hspice仿真介绍MOS晶体管的Netlist表达M13670NCHW=100UL=1U模型描述.Model<ModelName><ModelType><ModelParameters>ModelName如“NCH”；ModelType如“PMOS”ModelParammeters如Level=1VTO-1KP=50UGAMMA=0.5LAMBDA=0.0145第四十五页，共60页。Hspice数据流程46第四十六页，共60页。Hspice输入文件格式（.sp）

Includefiles.INC‘and2.subckt’LibraryCall.LIB‘/vlsi-data/eda_models/hspice/tsmc035/logsp35.l’TTNetlistmp1 1 2 vdd! vdd! pchw=2.8ul=0.6umn1 1 2 gnd! gnd! nchw=1.4ul=0.6uC1 3 gnd! 250fF IC=3.3VR2 2 3 100megOutputControl.meastranTrTRIGv(in)val=‘3.3/2'TD=’10n'RISE=1+TARGv(out)val=‘3.3/2'RISE=1.meastranTfTRIGv(in)val=‘3.3/2'TD=’10n'FALL=1+TARGv(out)val=‘3.3/2'FALL=1.measTdelayparam='(Tr+Tf)/2'47第四十七页，共60页。Hspice激励介绍（直流电压/电流源）Vdcn1n23.3n1n2tdtperv1v2tpwtftrIdcn3n420mPulse :Vpuln1n2pulse(v1v2tdtrtftpwtper)3.3V20mAn3n448第四十八页，共60页。Hspice分析类型

Transientanalysis.TRAN 0.1n 100nUICOperatingPoint.OP

DCSweep.DC vin 1V 5V 0.5VACsmallsignalanalysis.AC LIN 1K 100MEG.AC DEC 1K 100MEG

ExecutingHSPICE%hspicemy

Ã49第四十九页，共60页。MOS晶体管DC分析50第五十页，共60页。两级CMOSOPA的Hspice仿真51第五十一页，共60页。Hspice仿真器用户界面52第五十二页，共60页。波形工具Awaves53第五十三页，共60页。查看仿真结果54第五十四页，共60页。分析仿真结果55第五十五页，共60页。分析仿真结果56第五十六页，共60页。N沟JFET的结构示意图和电路符号六、NJFET介绍57第五十七页，共60页。JFET介绍最早具有实际结构的场效应晶体管是在N型或者P型半导体基片上制作一对PN结及相应的金属电极，两个PN结之间有导电沟道，通过改变外加PN界的反向偏置电压，以改变PN结耗尽层的厚度，从而达到改变沟道区载流子密度以控制沟道输出电流的目的，因此，这种场效应管也被称为PN结型场效应晶体管，即PNJFET（PNJu