《计算机组成原理》武汉大学2023级期末考试试题答案

本文格式为Word版，下载可任意编辑——《计算机组成原理》武汉大学2023级期末考试试题答案武汉大学计算机学院

2023-2023学年第一学期2023级《计算机组成原理》

期末考试试题A类B卷（闭卷）

学号_____________班级_________姓名_____________成绩________

一、单项选择题（每题2分，共30分）

1.冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是：A.指令操作码的译码结果B．指令和数据的寻址方式

C.指令周期的不同阶段D．指令和数据所在的存储单元

2.浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位(均含2位符号位)。若有两个数X=27×29/32，Y=25×5/8，则浮点加法计算X+Y的最终结果是：

A．001111100010B．001110100010C．010000010001D.发生溢出

3.十进制数5的单精度浮点数IEEE754代码为:

A.01100000101000000000000000000000B.01000000101000000000000000000000C.11000000101000000000000000000000D.11000000101100000000000000000000

4．某计算机的Cache共有16块，采用2路组相联映射方式，每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到Cache的组号是：

A．0B．2C．4D．6

5．某计算机主存容量为64KB．其中ROM区为4KB．其余为RAM区，按字节编址；现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是：

A．1、15B．2、15C．1、30D.2、30

6．有一个lK×l的DRAM芯片，芯片内是32×32结构，采用分散刷新方式，假使刷新间隔不超过2ms，刷新信号的周期是。

A．62．5usB．6．25usC．0．625usD．2ms

7．某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，其次字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转以后的目标地址是：A．2023HB.2023HC．2023HD.2023H

第1页共10页

8.以下关于RISC的表达中，错误的是

A.RISC普遍采用微程序控制器B.RISC大多数指令在一个时钟周期内完C.RISC的内部通用寄放器数量相对CISC多

D.RISC的指令数、寻址方式和指令格式种类相对CISC少

9.某计算机的指令流水线由四个功能段组我。指令流经各功能段的时间(忽略各功能段之间的缓存时间)分别是90ns、80ns、70ns和60ns．则该计算机的CPU时钟周期至少是：

A.90nsB.80nsC．70nsD．60ns

10.相对于微程序控制器，硬布线控制器的特点是：A．指令执行速度慢，指令功能的修改和扩展简单B．指令执行速度慢，指令功能的修改和扩展难C．指令执行速度快，指令功能的修改和扩展简单D．指令执行速度快，指令功能的修改和扩展难

11.假设某系统总线在一个总线周期中并行传输4字节信息．一个总线周期占用2个时钟周期，总线时钟频率为10MHZ，则总线带宽是：

A．10MB/SB.20MB/SC．10MB/SD．80MB/S

12．假设某计算机的存储系统由出Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失50次，则Cache的命中率是：

A．5%B.9.5%C．50%D．95%

13．一个分段存储管理系统中，地址长度为32位．其中段号8位，则最大段长是A．28字节B．218字节C．224字节D.232字节

14．分区分派内存管理方式的主要保护措施是：

A．界地址保护B．程序代码保护C．数据保护D.栈保护

15．以下选项中能引起外部中断的事件是：

A．键盘输入B．除数为0C．浮点运算下溢D．访存缺页二、（16分）

（1）在恢复余数法中，若第i次求商的余数为Ri,下一次求商的余数为Ri+1,证明不恢复余数法中加减交替法运算规则的正确性。

（2）已知接收到的海明码为01001l1(偶校验)，问有没有错误？传送的信息是什么？

三、（12分）某半导体存储器容量为15KB，其中固化区8KB，可选EPROM芯片为4K×8位；随机读写区7KB，可选SRAM芯片有：4K×4位、2K×4位、IK×4位。地址总线A15～A0，双向数据总线D7～D0，R/W为读／写控制信号，MREQ为低电平日允许存储器工作信号。设计并画出该存储器规律图。

第2页共10页

四、(15分)请求分页管理系统中，假设某程序的页表内容如下表所示．

虚页号012主存实页面号101H254H有效位101

页面大小为4KB，一次内存的访问时间是l00ns．一次快表(TLB)的访问时间是10ns，处理一次缺页的平均时间为108ns(已含更新TLB和页表的时间)，设内存只为该程序分派页表中的2个页面，采用最近最少使用置换算法(LRU)。假设①TLB初始为空;②地址转换时先访问TLB，若TLB未命中，再访问页表；同时将该页面放入TLB;③有效位为0表示页面不在内存，产生缺页中断，调入该页面或置换页表中页面后合成物理地址后访存。设有虚地址访问序列2362H、1565H、25A5H．请问：依次访问上述三个虚地址，各需多少时间?物理地址分别是多少?给出过程。五、（15分）某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如下图，所有控制信号为l时表示有效，为0表示无效，例如控制信号MDRinE为1表示允许数据从DB打入MDR，MDRin为1表示允许数据从内总线打入MDR。假设MAR的输出一直处于使能状态，加法指令ADDR0，（R1）的功能为(R0)+((R1))→(R1)，即将R0中的数据与R1的内容所指主存单元中的数据相加，并将结果送入Rl的内容所指主存单元中保存。写出其指令操作流程图并分解为微操作序列。

六．(12分)某计算机的CPU主频为500MHZ，CPI为5（即执行每条指令平均需5个时钟周期)。假定某外设的数据传输率为0.5MB/S，采用中断方式与主机进行数据传送，以32位为传输单位．对应的中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间。请回复以下问题，要求给出计算过程。

(1)在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少?

（2)当该外设的数据传输率达到5MB/S时，改用DMA方式传送数据。假设每次DMA传送大小为5000B．且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O的时间整个CPU时间的百分比是多少?(假设DMA与CPU之间没有访存冲突)。

第3页共10页

参考答案

一、单项选择题（每题2分，共30分）

1、C2、D3、B4、C5、D6、A7、C8、A9、A10、D11、B12、D13、C14、A15、A二、（16分）

（1）在恢复余数法中，若第i次求商的余数为Ri,下一次求商的余数为Ri+1,证明不恢复余数法中加减交替法运算规则的正确性。

证明：在恢复余数法中：

当余数为负时，商上0，恢复余数,左移一位，再减去除数，即：若Ri0Ri+1=2Ri-Y;

所以加减交替法的原码除法运算的规则是：当余数为负时，商上0，余数左移一位，再加上除数；当余数为正时，商上1，余数左移一位，再减去除数。（2）已知接收到的海明码为01001l1(偶校验)，问有没有错误？传送的信息是什么？解：纠错过程如下：

第一组其次组第三组D30√√√D21√√D10√√P30√D01√√P21√P11√S1=1⊕3⊕5⊕7=0S2=2⊕3⊕6⊕7=1S3=4⊕5⊕6⊕7=1

所以S3S2S1=110，第6位出错，可改正为0000111，故欲传送的信息为0001。

三、（12分）

解：该存储器的地址分派如下：

4K×8EPROM0000H～0FFFH4K×8EPROM0100H～1FFFH4K×4RAM(2片)2000H～2FFFH2K×4RAM(2片)3000H～37FFH1K×4RAM(2片)3800H～3BFFH

存储器规律图如下图。

第4页共10页

四、（15分）解：

2bits7bits7bits00①OP地址码1地址码2操作码01总共三条105bits4bits7bits11000②OP寄放器索引位移量操作码总共六条111018bits4bits4bits11110000③OP寄放器索引1寄放器索引2操作码总共8条111101119bits7bits111110000④OP地址码操作码总共12条1