汽车组合仪表通用校验仪的可编程信号源软件设计

/汽车组合仪表通用校验仪的可编程信号源软件设计作者简介作者简介：杨健（1982-），男，硕士，汉口学院计算机科学和技术学院讲师，探讨方向为计算机软件和理论。0引言汽车仪表是人和汽车的交互界面，为驾驶员供应所须要的汽车运行参数、故障、里程等信息，是每一部车辆必不行少的部件。汽车电子公司为了适应汽车仪表的快速发展，鉴于仪表精度在国内外需求的快速增加，因此须要一种能供应高稳定度和高精度校验信号的校验仪以对汽车仪表进行校验，即对各类汽车组合表进行校验时为组合表供应各种模拟传感器信号。本文在对信号源进行探讨的基础上，结合先进的DDS技术［1］来实现信号源的高精度和高稳定性。1信号源软件设计1.1设计方案定量计算本设计接受N＝32位的相位累加器，fclk＝262KHz基准时钟，8位D/A转换器模拟输出，其中相位累加器位宽及对应采样点数如表1所示［2］。表1相位累加器位宽和采样点关系相位累加器宽对应采样点数82561240961665536201048576241677721628268435456324294967296在此选相位累加器位宽为32，一个周期采样点数为4294967296，于是辨别率为1/4294967296。由式fout=(M/2n)×fclk可得输出频率fout=0.0116×M。调整输入的相位步进量M可以变更输出的频率，这样可实现频率的调整。相关参数计算如下：频率辨别率：Δf=fclk/2n=0.0116Hz最低相位辨别率：Δp=360°/4294967296若想得到N(Hz)的频率步进量，则频率限制字的变更量为K=NΔf。1.232位相位累加器设计其功能是完成相位的累加，实质就是一个加法器，模块如图1所示。图132位相位累加器模块基本实现语句如下：architecturebehavofADDER32BisbeginS<=A+B;--A、B为32位的输入信号endarchitecturebehav;其仿真波形如图2所示。图232位累加器仿真波形由仿真波形可以看出，输出的确完成了两输入的加法功能，验证了程序的正确性。1.332位寄存器设计其功能是完成32位累加器的输出短暂锁存功能，以完成前后数据速率的匹配，模块如图3所示。图332位累加器模块基本实现语句如下：ifload'eventandload='1'thendout<=din;其仿真结果如图4所示。图432位寄存器仿真波形由图4可知，当load上升沿到来时，该寄存器将输入的值din送给输出dout。1.4相位调制器设计其功能是完成寄存器和相位字的相加，实质上是一个8位加法器，因此除了输入数据位宽不同之外，其实现语句和32位相位累加器相同，其模块如图5所示。图5相位调制器模块基本实现语句如下：architecturebehavofADDER32BisbeginS<=A+B;--A、B为8位的输入信号endarchitecturebehav;其仿真结果如图6所示。图6相位调制器仿真结果1.5正弦rom查找表定制查找表中数据位数为模数转换器DAC的位数，其长度则为波形存储深度M。rom中正弦波采样点的数据文件可以用程序语句生成。正弦表查询模块如图7所示。其中，ADDRESS［7..0］是输入的8位地址，Q［7..0］是通过查找正弦rom表得到的离散幅度值，INCLOCK是时钟输入，用于协调DDS整体部件工作的同步性。方波及三角波和正弦波类似，仅仅是rom表中的数据不同。1.6频率限制模块设计频率限制模块用以实现频率的限制，由上述介绍可知，对频率限制字的调整，即可实现对输出频率的调整。由式△f=f0min=fc/2n可得到频率辨别率，若须要频率步进量是M（Hz），则频率限制字每次变更量应为K=M/△f，其模块如8所示。图7正弦表查询模块图8频率限制模块其中，clk为系统输入时钟，f［3..0］为频率限制，其中f（0）、f（1）为频率粗调，实现每次1kHz步进量的调整，f（2）、f（3）为频率微调，实现每次1Hz步进量的调整。其仿真结果如图9所示。图9频率限制模块仿真波形1.7DDS顶层文件设计元件例化就是一种连接关系，将预先设计好的设计实体定义为一个元件，然后利用特定的语句将此元件和当前设计实体中的指定端口相连接，从而为当前设计实体引进一个新的低一级的设计层次。元件例化语句是VHDL设计实体构成自上而下层次化设计的一个重要途径。元件例化可以是多层次的，一个调用了较低层次元件的顶层设计实体本身也可以被更高层次的设计实体所调用，成为该设计实体中的一个元件。任何一个被例化语句声明并调用的设计实体都可以以不同的形式出现，它可以是一个设计好的VHDL设计文件，可以是来自FPGA元件库中的元件或是FPGA元件库中的元件或是FPGA器件中的嵌入式元件功能块，或是以别的硬件描述语句，还可以是IP核。其模块如图10所示。图10DDS模块其中，fword是频率字输入，用以实现调频，pword是相位字输入，用以实现调相，clk为系统时钟输入，f1out［7..0］是8位正弦波幅值输出，f2out［7..0］是8位方波幅值输出，f3out［7..0］是8位三角波幅值输出。其仿真波形如图11所示。图11DDS模块仿真结果1.8多路选择开关设计多路选择开关用以实现多选一信号的输出，以限制输出的波形，其模块如图12所示。图12多路选择开关模块其仿真结果如图13所示。图13多路选择开关仿真波形其中，s［1..0］是选择信号，f0、f1、f2是正弦波、方波、三角波查找表幅值输入，连接DDS_VHDL模块中的f1out、f2out、f3out，fout是选择后的输出。由图13可知，当选择信号位s1＝0、s0＝0时选择频率f0输出；当s1＝0、s2＝1时将频率f1输出，其它状况，即s1＝1、s0＝0；s1＝1、s0＝1输出均为f2，达到多路选择开关的功能。2信号源软件调试和测试2.1软件调试虽然对MUX＋PLUSII［3］有了比较深化的了解，但在程序编写中却还是遇到了许多错误，在编译时MUX＋PLUSII会对出错信息给出提示并且可以自动锁定到错误所在的旁边。VHDL文本编辑中还可能出现许多其它错误，如：(1)将设计文件存入了根书目，并将其设定成工程，由于没有了工作库，报告信息是：Error:Can’topenVHDL“WORK”(2)将设计文件的后缀写成.tdf而非.vhd，在设定工程后编译时，报错信息如下：Error:Line1,Filee:\\qipeihong\\mux3.tdf:TDFsytaxerror:…(3)未将设计文件名存为其实体名，如错写为mux.vhd，编译时，报错信息如下：Error:line1,…VHDLDesignFile“mux.vhd”mustcontain…仿真波形会出现毛刺，称为“冒险”现象。冒险往往会影响到逻辑电路的稳定性。时钟端口、清零和置位端口对毛刺信号特别敏感，任何一点毛刺都可能会使系统出错，可以通过变更设计来破坏毛刺的条件，从而削减毛刺的产生。毛刺并不是对全部的输入都有危害，只要毛刺不出现在时钟的上升沿并且满足数据的建立和保持时间，就不会对系统造成影响。2.2软件测试系统硬软件设计、调试工作结束后，就可以进行测试工作。程序编译仿真无误，锁定管脚后可下载到FPGA芯片EPF10K10LC84-4［4］里，将试验箱上输出和搭接的硬件电路连接起来，用示波器视察仿真波形，并调试频率限制和幅度限制。频率初始值为1KHz，测得各波形如图14所示。图14频率为1KHz时的各波形3结语仪表能供应精确的数值是汽车仪表设计中的一个关键问题，必需对所生产出来的仪表进行校验。假如能供应高精度的校验信号源，则将使校验变得简洁化。本文对汽车组合仪表通用校验仪的可编程信号源软件部分进行了设计，并通过调试、测试，最终得到了高稳定度和高精度的校验信号。