计算机组成原理详解2

计算机组成原理详解演示文稿当前1页，总共101页。优选计算机组成原理当前2页，总共101页。3

主存中可寻址的最小单位称为编址单位。某些计算机是按字进行编址的，最小的可寻址信息单元是一个机器字，连续的存储器地址对应于连续的机器字。

目前多数计算机是按字节编址的，最小可寻址单位是一个字节。一个32位字长的按字节寻址的计算机，一个存储器字包含四个可单独寻址的字节单元，由地址的低两位来区分。

地址寄存器图4-1主存储器的基本组成当前3页，总共101页。4图4-2主存与CPU间的连接

目前多数计算机采用同步方式，数据传送在固定的时间间隔内完成，此时间间隔构成了存储器的一个存储周期。

地址译码与驱动电路的作用读写电路与数据寄存器的作用时序控制电路主存储器用于存放CPU正在运行的程序和数据，它和CPU的关系最为密切。主存与CPU间的连接是由总线支持的，连接形式如图4-2所示。存储器基本操作是读(取)和写(存)。当前4页，总共101页。54.1.3存储器的主要性能指标

⒈存储容量S

存储容量：主存所能容纳的二进制信息总量。对于字编址的计算机以字数与字长的乘积来表示容量。例：某计算机的容量为64K16，表示它有64K个字，字长为16位。若用字节表示，则可记为128KB。

1K=210=1024

1M=210K=220=1048576

1G=210M=220K=230=1073741824

1T=210G=220M=230K=240=1099511627776

⒉存取速度(s，ms)

⑴访问时间TA(memoryaccesstime)

访问时间TA又称读写时间或取数时间(本书为TAA)：指从启动一次存储器操作到完成该操作所经历的时间。

读出时间：从CPU向存储器发出有效地址和读命令开始，直到将被选中单元的内容读出为止所用的时间。当前5页，总共101页。6

写入时间：从CPU向存储器发出有效地址和写命令开始，直到信息写入所选中的单元为止所用的时间。⑵存取周期TM(memorycycletime)

存取周期TM称读写周期或读写周期，指存储器一次进行完整的读/写操作所需的全部时间，即连续两次访问存储器操作之间所需的最短时间。一般情况下TA<TM。

⒊存储器宽度B

存储器被连续访问时可提供的数据速率。用B/s或b/s来衡量。可靠性

⒋功耗

⒌可靠性：指在规定的时间内，存储器无故障读/写的概率。通常用MTBF(MeanTimeBetweenFailures)。可以理解为连续两次故障之间的平均间隔。

⒍性能价格比C/S

C是指存储器价格：

S是存储器的总容量。当前6页，总共101页。74.1.4存储器系统的层次结构存储大量数据的传统办法是采用如图4-3所示的层次存储结构。图4-3存储器层次结构图当前7页，总共101页。8

按层次结构自上而下，有三个关键参数逐渐增大。

Ⅰ首先是访问时间逐渐增长。寄存器的访问时间是几ns；高速缓存的访问时间是寄存器访问时间的几倍；主存储器的访问时间是几十ns；磁盘的访问时间最少要10ms以上；如果加上介质的取出和插入驱动器的时间，磁带和光盘的访问时间就得以秒来计量了。

Ⅱ是存储容量逐渐增大。

寄存器有128个字节就很合适；高速缓存可以是几MB；主存储器在几十MB到数千MB之间；磁盘的容量应该是几GB到几十GB；磁带和光盘一般脱机存放，其容量只受限于用户的预算。

ⅢC/S即存储每位的价格逐渐减小。主存的价格应该是每兆(M)字节几个美元，磁盘的价格是每兆(M)字节几个美分，磁带的价格是每吉(G)字节几个美元或更低一些。

当前8页，总共101页。9⑴Cache-M•M层次⑵M•M-A•M层次当前9页，总共101页。104.2半导体存储器

半导体读写存储器简称RWM，也称为RAM。具有体积小、速度快等到优点，按不同的工艺半导体RAM分为双极型和MOS型RAM两大类，主要介绍MOS型RAM。11110014.2.1半导体存储器的分类

1.RAM

由于随机存取存储器可读可写，有时它们又被称为可读写存储器。随机存取存储器分为三类：静态RAM、动态RAM和非易失性RAM

⑴静态RAM(SRAM)

⑵动态MOS存储单元

DRAM是利用MOS管的栅极电容来保存信息，在“信息保持”状态下，存储单元中没有电流流动，因此，大大降低了功耗。当前10页，总共101页。111

⑶非易失性RAM

一般情况下，不论DRAM还是SRAM都是易失性的，即断电后存储的信息会丢失掉。而有一类RAM是非易失性的，称为非易失性RAM(nonvolatileRAM，NV-RAM)。

为了在断电后保存其中的内容，NV-RAM芯片使用了下面的技术：①它使用由CMOS构成的功耗极低的SRAM存储单元。②内部使用锂电池作为后备电源。③使用一个智能控制电路。当前11页，总共101页。12

2．只读存储器只读存储器的类型多种多样，如PROM、EPROM、EEROM(E2ROM)、闪烁可擦除可编程ROM和掩膜ROM。⑴可编程ROM

可编程ROM(programmableROM，PROM)是一种提供给用户，把他们要写入的信息“烧”入其中的ROM。PROM为一次可编程ROM(onetimeprogrammableROM，OTPROM)。对PROM写入信息需要用一个叫ROM编程器的特殊设备来实现这个过程。熔断丝⑵EPROM(erasableprogrammableROM，EPROM)

EPROM一般采用浮栅雪崩注入MOS存储器FAMOS(Floating-gateAvalancheinjectionMOS)，下图是N沟道FAMOS存储元件剖视图。当前12页，总共101页。13N沟道FAMOS存储元件剖视图FAMOS存储电路

+++++-----当前13页，总共101页。14

⑶用电实现擦除的PROM(electricallyerasableprogrammableROM。EEPROM)

⑷闪烁可编程可擦除ROM

闪烁可编程可擦除ROM(flashmemoryEPROM)简称闪存。⑸掩膜ROM当前14页，总共101页。154.2.2随机存取存储器的结构及工作原理

1．半导体存储器芯片的结构及实例

半导体存储器芯片的内部组织一般有两种结构：字片式结构和位片式结构。

⑴字片式结构的半导体存储器芯片

图4-4是64字×8位的字片式结构的存储器芯片的内部组织图。一行中所有存储单元电路的字线连在一起，接到地址译码器的对应的输出端。一个存储单元电路存储一位二进制信息。把大量存储单元电路按一定的形式排列起来，即构成存储体。存储体一般都排列成阵列形式，所以又称做存储阵列。把存储体及其外围电路(包括地址译码与驱动电路、读/写放大电路及时序控制电路等)集成在一块硅片上，称为存储器组件。存储器组件经过各种形式的封装后，通过引脚引出地址线、数据线、控制线及电源与地线等，就制成了半导体存储器芯片。

这种对接收到的存储单元地址仅进行一个方向译码的方式，称为单译码方式或一维译码方式。

当前15页，总共101页。16图4-464字×8位字片式结构的RAM芯片

当前16页，总共101页。17⑵位片式结构的半导体存储器芯片

图4-5所示为4k1位的位片式结构存储器芯片的内部组织。

当选中该芯片工作时，首先给定要访问的存储单元的地址，并给出有效的片选信号CS和读写信号R/W，通过对行列地址的译码，找到被选中的行和被选中的列两者交叉处的惟一一个存储单元电路，读出或写入一位二进制信息。⑶TMS4116芯片

TMS4116是由单管动态MOS存储单元电路构成的随机存取存储器芯片，其容量为16K×1位，图4-6所示为TMS4116芯片的逻辑结构框图和引脚分配图。★该芯片没有专门设置片选信号，一般用RAS信号兼作片选控制信号，只有RAS有效(低电平)时，芯片才工作。当前17页，总共101页。18图4-54k1位的双译码方式的RAM芯片结构当前18页，总共101页。19图4-6TMS4116芯片的逻辑结构框图与引脚分配图。17当前19页，总共101页。20

图4-7TMS4116芯片的存储阵列结构图

当前20页，总共101页。21

读出再生放大器的结构形式如图4-8所示。图4-8读出再生放大器电路

10011

表4-1给出了一些典型的RAM芯片及其技术指标。当前21页，总共101页。22表4-1典型RAM芯片实例

RAM类型

产品型号

速度(ns)

容量

结构

引脚数SRAM6116-110016K2K×8246116LP-707016K2K×8246264-10

10064K8K×82862256LP-10100256K32K×828DRAM4116-2020016K16K×1164116-1515016K16K×1164116-1212016K16K×l164416-1212064K16K×4184416-1515064K16K×4184164-1515064K64K×11641464-880256K64K×41841256-15150256K256K×11641256-660256K256K×116414256-101001M256K×420511000P-8801M1M×118514100-7704M4M×120NV-SRAMDSl22010016K1M×124DSl22515064K4M×128DSl23070256K2K×828当前22页，总共101页。23⑷动态存储器的刷新方式

刷新：DRAM的存储阵列中所有的存储电容必须周期性地重新充电，这一过程称为“刷新”。

设存储电容为C，其端电压为u，电荷Q=C•u，则放电电流为：I=△Q/△t=C•△u/△t

若C=0.2pF，△u=1V，I=0.1nA，可求得电荷泄放时间△t=0.210-121/(0.110-9)=210-3s=2ms

常用的刷新的方法有四种：集中刷新、分散刷新、异步刷新和透明刷新。

“刷新”可以采用按行‘‘读出’’的方法进行。因此只需RAS信号，当前23页，总共101页。24（a）集中刷新①集中式刷新方式

刷新时间=存储体的行数刷新一行的时间。

例：将128128存储器矩阵刷新一遍需要128个读/写周期的时间。设每个读/写周期为0.5s，刷新周期为2ms，则刷新间隔为2ms/(0.510-3)=4000个读/写周期。128行集中刷新时需要128个周期，其花费时间=0.5128=64s。因此在2ms中有64s的死区，即在连续读/写3872次后有连续128个周期CPU不能访问M•M。当前24页，总共101页。25（b）分散刷新②分散刷新：将每个读写周期分为两段。前一段时间tM为正常读/写操作，后一段时间tR为刷新操作。设每个读/写周期为0.5s，则分散刷新方法中的读/写周期为1s，虽然消除了死区，但速度降低一倍。2ms内只能进行2000次读/写操作，同时进行2000次的刷新操作(过于频繁)，没有充分利用2ms刷新周期的间隔。读/写次数比集中刷新少了1872次。当前25页，总共101页。26③异步刷新是上述两种方法的结合。还以128128存储器矩阵为例，设每个读/写周期为0.5s，刷新周期为2ms，那么在2ms中对128行的每一行都刷新一次时，相邻两行刷新时的时间间隔为2ms/128≈15.5s。前15s用于正常读/写，后0.5s用于刷新。效率比前两种方法高，用得比较多。(c)异步式刷新图4-9三种刷新方式

④透明刷新☆DRAM控制器

DRAM控制器是CPU与DRAM芯片之间的接口，一方面将CPU的当前26页，总共101页。27控制信号变换为适合DRAM芯片的控制信号，另一方面DRAM的刷新需要独立的硬件电路支持，这也由DRAM控制器完成。下图为DRAM控制器的结构框图。

①地址多路开关：②刷新定时器：

③刷新地址计数器：④仲裁电路：⑤控制信号发生器：当前27页，总共101页。28

2．DRAM芯片的存取模式按照DRAM芯片的存取模式的不同，DRAM芯片可分为四类：标准模式、页模式、静态列模式和半字节模式的DRAM芯片。

⑴标准模式的DRAM图4-10标准模式DRAM芯片的时序当前28页，总共101页。29表4-2DRAM的访问时间与存取周期(单位：ns)

型号RAS访问时间tRAC

存取周期tRC

预充时间tRPMCM44100-606011045MCM44100-707013050MCM44100-808015060☆为了消除DRAM的预充时间所带来的负面影响，方法之一就是将DRAM芯片交错地连接起来。将两个内存条安排在一起使用，让CPU交替地访问两个内存条。

采用这种方法带来的好处是，当CPU在访问一个内存条的同时，另一个内存条对其存储单元执行预充操作，这样预充时问就可以隐藏在访问时间中。图4-11所示为交错内存的结构。

假设80386SX的工作频率是20MHz，由此可知CPU要求的访问存储器单元的访问时间是100ns。

若构成内存的DRAM芯片的访问时间是70ns，预充时间是65ns，则DRAM的存取周期时间是135ns，这显然不能满足CPU的要求。如果使用交错内存连接方法，则可解决上述时间不匹配的问题。当前29页，总共101页。30图4-11交错内存连接的DRAM结构此时，386-SX先访问内存条A，接着访问内存条B。在CPU访问内存条B时，内存条A进行预充。同样地，当CPU访问内存条A时，内存条B又进行预充。此时，CPU访问1024个DRAM存储单元电路需要的时问是1024tRAC=1024×70ns=71680ns．

交错连接内存方法的主要缺点是，每次扩充内存时，必须同时至少插入两个内存条。当前30页，总共101页。31

⑵页模式DRAM

在采用页模式的DRAM芯片内部，存储单元电路被安排成N×N的阵列。要读某个元件时，

之后给出列地址(A0～An-1)，同时CAS有效，将列地址锁存到列地址译码器。

首先要给出行地址(A0～An-1)，同时RAS有效，将行地址锁存到行地址译码器；

在有关DRAM的技术资料中，术语“页”指的是每行包括的存储单元电路的个数，即列数。

例如1M×1位的DRAM芯片，其存储阵列为1024×1024，故它共有1024页，每页中有1024个存储位(列)。而4M×1位的DRAM芯片，其存储阵列为2048×2048，故它有2048页，每页中有2048个存储位(列)。

图4-12给出了页模式的访问时序。

表4-3列出了页模式DRAM有关时序的参数。注意，对于页模式DRAM芯片，它不仅能支持页模式读写，还可以支持标准模式读写。当前31页，总共101页。32表4-3页模式DRAM时序参数(4M×l位，单位：ns)型号RAS访问时间tRAC

存取周期tRCCAS访问时间tCAC页周期时间tPCMCM44100-60601101540MCM44100-70701302045MCM44100-80801502050

例4.1某1M×1位的页模式DRAM的tRC=165ns,tRAC=85ns,tPC=50ns,则该DRAM芯片有1024页，每页有1024位，访问一页所需的时间为

tRAC+1023×tPC=85ns+1023×50ns=51235ns

⑶静态列模式DRAM当前32页，总共101页。33

静态列模式DRAM的设计思想是，在存取某一行中的所有列时，不再需要给出CAS信号，从而简化了存取操作。访问静态列模式DRAM，最开始的访问时间是标准访问时间tRAC访问所在页内的任一存储单元电路的时间为tAA

，但访问页内的连续位中每一位的时间不能少于tSC(静态列周期时间)。静态列模式的访问时序参见图4-12，表4-4所示是时序参数。

表4-4静态列模式DRAM时序参数(4M×l位，单位：ns)

型号RAS访问时间tRAC

存取周期tRC列访问时间tAA静态列周期时间tSCMCM54102A-60601103035MCM54102A-70701303540MCM54102A-80801504045当前33页，总共101页。34

例4.2某1M×1位的静态列模式DRAM的tRC=165ns，tRAC=85ns，tSC=50ns，则访问一行所需的时间为：tRAC+1023×tSC=85ns+1023×50ns=5l235ns

⑷半字节模式DRAM

可见半字节模式DRAM类似于页模式DRAM，只是页模式中一次要连续读出一行中的所有位，而半字节模式只是读出一行中连续的四位。经过最开始的标准读过程后，列地址计数器在芯片内部自动增量，无需给出列地址即可访问后续的三位。半字节模式的访问时序如图4-12所示。

半字节模式与页模式和静态列模式的不同之处是，半字节模式不需要设置在芯片外部的列地址计数器电路。

半字节模式DRAM芯片在工作时，先给出行地址，并辅以有效的RAS信号，将行地址锁存，之后再给出列地址，同时CAS信号有效，将第一个列地址锁存，然后RAS信号保持有效，行地址不再变化，而CAS信号在有效和无效状态之间不停地切换，连续读出一行的四位。当前34页，总共101页。35图4-12页模式、静态列模式和半字节模式DRAM时序

在半字节模式中，第一位是通过标准过程访问的，需要时间为标准访问时间tRAC，后续读出一位所需的时间只需tNCAC(半字节模式访问时间)，但连续读出每一位的时间不能少于tNC(半字节周期时间)，表4-5给出了时序参数的数值。表4-5半字节模式DRAM时序参数(4M×l位，单位：ns)型号RAS访问时间tRAC读周期时间tRC半字节模式访问时间tNCAC半周期时间tNCMCM54101A-60601102040MCM54101A-70701302040MCM54101A-80801502040当前35页，总共101页。36

例4.3某1M×1位的半字节模式DRAM芯片的tRAC=85ns，tNC=40ns，tRP=70ns，则访问连续4位所需时间为：tRAC+3tNC=85+3×40=205ns

访问一页1024位所需的时间为：256×(tRAC+3tNC+tRP)=256×(85+3×40+70)=70400ns

表4-61M×l位85ns的DRAM芯片时序参数(单位：ns)访问时间

标准模式页模式静态列模式半字节模式行访问时间tRAC85858585列访问时间tCAC

25

列访问时间tAA

45列访问时间tNCAC

20周期时间

读周期时间tRC165

页周期时间tPC50静态列周期时间tSC

50半字节周期时间tNC

40

当前36页，总共101页。37表4-7各种DRAM操作模式所需访问时间(单位：ns)标准模式页模式静态列模式半字节模式读4位660235235205读1024位168960512355123570400

下面讨论两种高速DRAM：EDODRAM(extendeddata-outDRAM，扩展数据输出DRAM)和SDRAM(synchronousDRAM，同步DRAM)

⑸EDODRAM

快速页模式DRAM的局限性图4-13快速页模式DRAM和扩展数据输出DRAM存取操作时序当前37页，总共101页。38表4-8DRAM的时序参数表(单位：ns)

FPMEDOFPMEDO速度7070速度6060tRAC7070tRAC6060tRc130130tRc110110tPc4030tPc3525

⑹同步DRAM(SDRAM)

当CPU总线的速度超过75MHz时，即使是EDODRAM也不能满足CPU速度的需求，所以人们开发了同步DRAM(SDRAM)。在SDRAM系统中，微处理器与SDRAM间有一个公共时钟(称为系统时钟)信号。在CPU和SDRAM间的所有总线行为(送地址、送数据、送控制信号)都与这个公共时钟信号同步，即公共时钟是CPU和SDRAM的参考点，任何操作都不会偏离它，因此CPU也就无需等待了。

图4-14是SDRAM操作时序，图中有一个公共时钟，地址、数据和控制信号都与之同步，而在EDODRAM和快速页模式DRAM的时序图中，是没有这样一个公共时钟信号的。

当前38页，总共101页。39图4-14SDRAM操作时序

突发模式：即在一个总线操作周期中以数据块传送方式将数据块从M•M调入Cache。

例如，若突发长度为8，则首先要给出第一个单元的完全地址，即先是RAS信号，接着是CAS信号。但后续的第二、第三⋯⋯第八个单元的地址无需给出，利用突发模式以最小延迟直接读出它们的内容，整个读操作所需时间只受DRAM内部电路结构的制约。

当前39页，总共101页。404.2.3只读存储器的结构及工作原理图4-15是用MOS管构成的EPROM存储阵列结构示意图。

从图4-14中可以看出在CAS有效后，数据出现在数据引脚上所需的时钟数是可通过编程控制的。

这个时钟数称为读延迟(Readlatency)，可以是1、2或3个时钟。图4-15EPROM存储阵列结构示意图。011011通止

图4-16示出了Intel2716芯片的内部结构图。当前40页，总共101页。41表4-9Intel2716结构图当前41页，总共101页。42表4-92716芯片工作模式选择工作模式PD／PGMCSVPPVCC数据输出读低低+5V+5V输出未选中无关高+5V+5V高阻功耗下降高无关+5V+5V高阻编程由低到高脉冲高+25V+5V输入4.2.4半导体存储器的组成存储芯片与CPU的连接主要有以下三个部分：地址信号线的连接数据信号线的连接控制信号线的连接

容量扩展计算方法：组数每组组成的片数当前42页，总共101页。43⒈位扩展

设计的存储器的字数与所用芯片的字数相同，但芯片的字长少于存储器规定的字长，可用位扩展方法。55设用8片40961的芯片构成4KB的存储器，位扩展时引线接法见图4.17。⒉字扩展

当芯片的位数与设计的存储器的位数相同，而字数(单元数)少于设计存储器的字数时用字扩展。例用16K8芯片组成64K8的存储器，连接方法见图图4.18。图4-17存储器位扩展举例

图4-18存储器字扩展举例

当前43页，总共101页。44组数=42片/组

例用(16K4)b的芯片组成(64K8)b的存储器所需芯片数为：

⒊字位共同扩展

当芯片的字数和每字的位数均少于设计存储器的字数和每字位数时用字位共同扩展的方法。(1)确定组成主存储器需要的芯片总数。

(2)所有存储芯片对应的地址线接在一起，与CPU对应的引脚线相接；所有的R/W控制线接在一起，与CPU的读写当前44页，总共101页。450组1组2组3组控制信号相接。

(3)所有处于同一地址区域的芯片的片选信号接在一起，接到片选译码器对应的输输出端。

(4)所有处于不同地址区域的同一位芯片的数据输入输出线对应地接在一起，接到CPU数据总线的对应位。当前45页，总共101页。46SRAM芯片与CPU连接时要考虑和解决以下几个方面的问题：①CPU的负载能力：②速度匹配问题：③多片存储芯片的选通：④R/W控制信号：

4．多种数据的传输例4.5请用2K×8位的SRAM设计一个8K×16位的存储器，要求当CPU给出的控制信号B=0时访问16位数据，B=1时访问8位数据。存储器以字节为单位编址。

解：该存储器所需要的芯片总数为8块芯片分成两列，按地址交叉方式编址，即一列为奇地址，一列为偶地址。由于存储器以字节为单位编址，总容量为8K×16位，所以：

8K×16=8K×2×8b=214×8b

当前46页，总共101页。47表4-10C、D取值真值表BA0CD说明0011访问16位数据0100不访问1010

访问偶存储体1101

访问奇存储体由此真值表得下面的逻辑表达式：

C=A0，D=BA0

8K×16位的存储器需要4个模块，因此需用2：4译码，译码器的输出一般是低电平有效，设经过反相后的输出为Y0、Y1、Y2、Y3，则8块芯片的片选信号的逻辑表达式为：

CS0=C•Y0，CS2=C•Y1，CS4=C•Y2，CS6=C•Y3，

CS1=D•Y0，CS3=D•Y1，CS5=D•Y2，CS7=D•Y3，

存储器结构图及CPU连接的示意图如图4-20所示。

当前47页，总共101页。48图4-20存储器多数据传输举例当前48页，总共101页。49T0100011101数据序列4.3辅助存储器(A•M)4.3.1磁表面存储器的基本原理⒈磁表面存储原理

⑴磁层和磁头⑵磁表面存储器的读写过程

①信息写入过程

②信息读出过程4.3.2数据记录格式

⒈归零制(RZ)

当前49页，总共101页。50100011101数据序列

⒉不归零制(NRZ)

⒊不归零1制(NRZ–1)：见1就翻。

⒋调相制(PM)

⒌调频制(FM)当前50页，总共101页。51

⒍改进调频制(MFM)100011101数据序列

不同的磁记录方式特点不同，性能各异。

评价一种记录方式的优劣标准主要是编码效率和自同步能力等。

自同步能力是指从读出的脉冲信号序列中提取同步时钟信号的能力。磁表面存储器为了从读出信号中分离出数据信息，必须要有时间基准信号，称为同步信号。同步信号可以从专门设置用来记录同步信号的磁道中取得，这种方法称为外同步。如果直接从读出信号中提取同步信号，则称为内同步。当前51页，总共101页。52

自同步能力的大小可以用最小磁化翻转间隔与最大磁化翻转间隔的比值R来衡量。比值R越大，自同步能力越强。FM记录方式的最小磁化翻转间．隔是T/2，最大磁化翻转间隔是T，其中T为位周期，因此RFM=0.5。

编码效率又称记录效率，是指每次磁层磁化翻转所存储信息的位数。除编码效率和自同步能力外，还有读出信号的分辨能力、频带宽度、抗干扰能力以及编码译码电路的复杂性等。它们都影响记录方式的取舍和评价。

成组编码法是把待写入的信息序列按4位长度进行分组，然后按某一确定规则将4位信息编码为5位码字，再把编码字序列按NRZ-1制记录方式记录在磁层中。

RLLC(runlengthlimitedcode)码已广泛用于高密度磁盘中，它实质是把原始数据序列变换成0、1受限制的记录序列，其编码规则是：把待输入的信息序列变换为0游程长度受限码，即任何两位相邻的1之间的0的最大位数k和最小位数d均受到限制的新编码，然后再用NRZ-1进行写入。正确地设计k、d值，可以获得优良的编码性能。当前52页，总共101页。534.3.3磁盘存储器

磁盘存储器由驱动器、控制器和盘片三部分组成。

磁盘驱动器又称磁盘机或磁盘子系统，它是独立主机之外的完整装置。

⒈硬磁盘存储器磁盘种类很多，根据盘片的构成和其更换性分类如下：当前53页，总共101页。541)硬盘的结构和信息的读写活动头多盘片硬盘的主要结构如图4-23所示，由盘片组、读写磁头和定位机构组成。

温彻斯特磁盘存储器。

磁盘驱动器内部逻辑磁盘地址格式图4-23活动头磁盘结构和扇区当前54页，总共101页。55

其逻辑操作可分为三类：寻址磁盘地址格式

根据主机访问控制字中的盘地址找出目标磁道和记录块位置。

例如，若某盘片组有8个记录面，每个盘面分成256条磁道，8个扇区；当主机要访问其中第5个记录面上、第65条磁道、第7个扇区信息时。则主机向磁盘控制器提供的地址信息是：01000001

101

111

如果主机配有几台磁盘驱动器，则还应给出驱动器编号，用来选择所需的驱动器，此时磁盘信息的地址格式为：

柱面号(磁道号)盘面号(磁头号)扇区号驱动器号柱面号(磁道号)盘面号(磁头号)扇区号

读操作

由磁道定位机构把读写头沿磁盘半径方向移到相应的磁道位置上，这一时间称为定位时间。当前55页，总共101页。56

定位以后寻找所需扇区的时间称：为等待时间，或称旋转延迟，平均值为磁盘旋转半圈的时间，可为几个毫秒。

上述两个延时之和称为磁盘的寻址时间。

写操作

2)磁盘的信息记录格式

图4-24扇段记录格式

磁盘的记录格式有定长和不定长之分。定长记录格式中，每个记录块的字节数固定。如IBMPC中每个记录块记录128B，256B或512B。定长记录格式中每个扇区记录一个数据块，每个扇区有头空、ID域、间隙、数据区域和尾空。当前56页，总共101页。57IBMPC机所用磁盘的记录格式

头空ID域数据域尾空当前57页，总共101页。58

3)磁盘存储器的主要技术指标

⑴存储容量-磁表面存储器所能存储的二进制信息的总量，

一般用位(b)或字节(B)表示。对于已格式化了磁盘容量计算公式是C=nTSB

n：盘面数，为2(盘片数-1)；

T：每个盘面上的磁道数(或柱面数)；

S：每条磁道上的扇区数；

B：每个扇区所存储的字节数。

非格式化容量C=n

TLD

n和T同上，L为最内层磁道的周长，D为位密度。一般格式化容量是非格式化容量的70%左右。

⑵平均存取时间Ta

指磁头接到R/W命令，从原来的位置移动到指定位置并完成R/W操作的时间叫存取时间。对于直接存取方式的磁盘存取时间分为两部分：当前58页，总共101页。59①磁头从原先位置移动到目的磁道所需的时间，称为定位时间或寻道时间—Tt。②磁头到达目的磁道后，等待所访问的记录块转到磁头下方的等待时间—Tw

。

Ta=Tt+Tw=(ttmax+ttmin)/2+(twmax+twmin)/2

⑶记录密度道密度tpi(或tpcm)

位密度bpi(或bpcm)：以最内层磁道的密度为准。

面密度：位密度×道密度

④数据传送速率磁表面存储器在单位时间内向主机传送数据的位数或字节数。单位为b/s或B/s。Dr=Dv

v：为线速，以最内层磁道为准。或Dr=SBr

S，B同前，r为磁盘每秒转速。当前59页，总共101页。60

⑸磁盘参数的计算举例：

例：设有一磁盘系统有10个盘片，每面有256条磁道，每条磁道划分成16个扇区，每个扇区为512个字节。磁盘存储区域的外径是14in，内径是10in，道间移动时间为0.2ms，磁盘转速为3600r/min。试求总容量、道密度、位密度、平均存取时间和传输率。解：⑴总容量S=512B16(10-1)2256=36MB

⑵道密度=256/((14-10)/2)=128Tpi⑶位密度=512B168/(10)≈2087bpi⑷平均存储时间

twmax=60/3600≈16.7ms，twmin

=0ms；

tsmax=0.2255=51.ms，tsmin=0ms。

Ta=(twmax+twmin)/2+(tsmax+tsmin)/2=(16.7+0)/2+(51+0)/2=33.85ms⑸传输速率每秒转速：3600/60=60r/s当前60页，总共101页。61

方法①传输速率=位密度线速

=2087bpi6010≈3.75Mb/s

方法②传输速率=每条磁道存储容量盘速

=8512B1660=3.75Mb/s

例4.6设某磁盘由8片盘组成，其中最上面和最下面两面不记录信息，已知该盘每个记录面共有1024个磁道，每个磁道有64个扇区。磁盘转速为6000转/分，平均寻道时间为12ms，启动延迟为1ms；假设磁盘最内圈直径为5cm，最外圈直径为10cm。计算磁盘的容量、磁盘地址需要多少位、磁盘的数据传输率、读写一个扇区的数据需要的平均访问时间、该盘的道密度、最小位密度和最大位密度。

解：磁盘的容量(非格式化容量)为：

C=记录面×磁道数/面×扇区数/道×字节数/扇区

=14×1024×64×512(字节)=448MB

磁盘的地址格式为：柱面号10位二进制盘面号4位二进制扇区号6位二进制当前61页，总共101页。62

所以，磁盘地址需要20位。数据传输率为：

Dr=64×512×6000/60=3200KB/s

Ta=平均寻道时间+平均旋转时间+启动延迟+传送一个扇区数据所需的时间

=12+1+(60s/6000)/2+512B/(3200KB/s)=18.16mm

磁道密度=1024/[(10-5)/2]=409·6tpcm

最大位密度=8×512×64/(5)=16688.61bpcm或

最大位密度=8×512×64/(5×10)=1669.6bpmm

最小位密度=8×512×64/(10)=8344.3bpcm或

最小位密度=8×512×64/(10×10)=834.43bpmm⒉软盘存储器①软盘结构特点和类型

硬盘存储器的差别：

硬盘转速高，磁头与盘面不接触；软盘转速低，磁头与盘面接触。

大多数硬盘采用固定盘组；软盘是单片使用。

硬盘系统价格高，存储容量大，存取速度快；软盘价廉，存储量小，存取速度慢。

硬盘盘片不可折卸，一般不能互换；软盘是可折卸且可互换。当前62页，总共101页。63②软磁盘片和记录格式软盘基片是厚度约76m的聚酯薄膜，两面涂有2.3～3.0pm的磁层。

3.5英寸的盘片结构如图4-25所示。图4-253.5英寸软盘结构图当前63页，总共101页。64

图4-26所示为IBM37408英寸软盘一个扇区的数据记录格式。每个扇区有188B，其中数据只有128B。前13个字节是地址区，包括6个字节的全0同步信息量一个字节的“FE”地址标志，扇区地址部分后两个字节是整个地址区的CRC校验码，前4字节内容如下：

图4-26IBM3740分段扇区的格式

磁道号盘面号扇区号记录长度

其中，若记录长度为00，则表示每个扇区记录128个字节数据。目前微机系统常用的3.5英寸双面双密度软盘的容量为：2面×80道/面×18扇区/道×512字节/扇区≈1.44MB当前64页，总共101页。65

⒊磁带存储器⑴分类①按带宽分1/4英寸和1/2英寸②按带长分2400英尺、1200英尺和600英尺③按外形分开盘式和盒式磁带④按记录密度分800bpi、1600bpi和6250bpi⑤按带面并行的磁道数分9道和16道。磁带机也有许多种，按走带速度有高速(45m/s)、中速(23m/s)和低速(2m/s以下)磁带机。⑵磁带机的结构

①开盘式启停磁带机②数据流磁带机数据连续地写在磁带上，数据块之间插入记录间隙，这样磁带机在数据块之间不用启停。此外，采用电子控制代替机械控制，简化了磁带机的机构，降低成本，提高了可靠性。数据流磁带机有1/4英寸盒式和1/2英寸开盘式两种。

1/2英寸9道启停式磁带是一种国际通用的标准磁带，记录格式见下图。当前65页，总共101页。661/4英寸盒式数据流磁带也是通用的标准磁带，其中9道记录格式见图4.53。当前66页，总共101页。674.3.3光盘存储器

⒈光盘存储器类型

只读型(compactdiskreadonlymemory，CD-ROM)是最常用的光盘，直径约12cm，厚度为1.2mm，容量大约为650MB。

一次写入型CD-R(compactdiscrecordable)驱动器写入信息(也称为刻盘)，写入的信息CD—ROM光驱也可以读出。但CD—R只能写一次，写人后不能再修改。

可擦写型光盘(compactdiscrewritable)类似于磁盘，可以重写信息。

⒉光盘存储器的工作原理

1)只读型光盘的信息存储机理

2)可擦写光盘CD-RW的擦写原理按照这种改变性质来实现信息存储的原理来分，可擦写光盘的记录方式可分为两大类：磁光式擦写和相变式擦写。

⑴磁光盘存储器磁光存储技术采用热磁光记录方式来完成写擦功能，这种方法又称热磁写入，是光学录制和磁性介质可逆性相结合的产物。当前67页，总共101页。68图4-27CD-ROM盘存储信息原理

(2)相变光盘

相变光盘的读/写原理是利用存储介质的晶态、非晶态可逆转换，引起对入射激光束不同强度的反射(或折射)，形成信息一一对应的关系。

3．光盘存储器的技术指标

1)数据传输率当前68页，总共101页。69

指将数据从光盘驱动器传送到主存的速率，为单位时间内光盘的光道上传送的数据比特数。这与光盘转速、存储密度有关。光盘转得越快，数据从光盘传送到主机内存的速度越快。

单倍速光驱的数据传输率是150Kbps。

12倍速(写为12X)光驱的数据传输率是1.8Mbps，其光盘外圈的转速是2400转/分钟(rpm)，内圈转速是6360转/分钟。

CD-R驱动器的写速度与读速度是不同的。例如标示为24X/40X的CD-R光驱，指其读信息的速度是40X，而写信息(刻盘)的速度只有24X。

一个CD-RW驱动器有三个速度，例如标示为24X/12X/40X的CD-RW光驱，其写速度是24X，重写的速度是12X，读的速度是40X。

2)存储容量

指所能读写的光盘盘片的容量。

光盘容量又分为格式化容量和用户容量，采用不同的格式和不同驱动器，光盘格式化后容量不同。如650MB的CD-ROM盘片，螺旋线形的光道被划分成一个个扇区，扇区是最小的信息记录单位。当前69页，总共101页。70

每个扇区的信息记录格式如图4-28所示，可存放2048字节的有效数据。每个扇区的地址被标记为“分、秒、扇区”，每秒钟的数据需要75个扇区存放，一张盘片可存储74分钟的数据。所以整张盘片的容量为：

74分钟×60秒/分钟×75扇区/秒×2048字节/扇区=681984000字节≈650MB

3)平均存取时间

是在光盘上找到需要读写的信息的位置所需要的时间，即指从计算机向光盘驱动器发出命令，到光盘驱动器可以接受读写命令为止的时间。

一般取光头沿半径移动全程1/3长度所需要的时间为平均寻道时间，盘片旋转一周的一半时间为平均等待时间，两者加上读写光头的稳定时间就是平均存取时间。

4)接口规范当前70页，总共101页。71

CD-ROM驱动器与主机的接口方式有IDE和SCSI。

IDE(IntegratedDeviceElectronics)接口采用40针的通信电缆将光驱与主板连接起来。绝大多数主板上都固化有IDE控制器，能自动识别CD-ROM驱动器。若采用SCSI接口规范，绝大多数情况下需要购买SCSI适配器，以便将光驱与主机连接起来。有些主板固化有SCSI接口。SCSI接口的传输速度比IDE接口的传输速度快。

4．DVDDVD(digitalversatiledisc)盘片的物理规格与CD盘片是一样的，直径约为120mm，厚度为1.2mm。DVD播放机能够播放CD和VCD盘片。不同的是DVD盘片上光道之间的间距由原来的1.6μm减小到0.74μm，记录信息的最小凹坑和凸区的长度由原来的0.83μm减小到0.4μm，这就是单层单面DVD盘片存储容量提高到4.7GB的原因。

单层双面的DVD盘片存储容量为9.4GB，

双层单面的存储容量为8.5GB，

双层双面的存储容量为17GB。

当前71页，总共101页。72DVD信号的调制方式和检错纠错方法也做了相应的修正，以适应高密度的需要，它采用效率较高的8位到16位+(EFMPLUS)调制方式，DVD校验系统采用更可靠的RS-PC(reedSolomonproductcode)

DVD播放机中使用的激光不同于CD-ROM驱动器中使用的激光。DVD播放机中的激光必须能聚焦于盘片上不同层。单层DVD只有一层反射面，双层DVD盘片有两层记录面，一层为反射面，其上面一层为半透明的，激光必须能够区别这两层，聚焦在要查找信息所在的层面上。目前，市场上有五种DVD盘片的信息记录标准：

1)DVD-ROM2)DVD-R3)DVD-RAM4)DVD-RW5)DVD+RW当前72页，总共101页。734.4Cache4.4.1cache在存储体系中的地位和作用4.4.2工作原理

目前，访问Cache的时间为访问M•M时间的1/4~1/10。由于半导体器件成本的下降，Cache已在大、中、小及微型机中普遍采用。目前在绝大多数有Cache的系统中，Cache的命中率一般能做到高于85％。

Cache的命中率取决于下面三个因素：Cache的大小、cache的组织结构和程序的特性。

就Cache的组织结构而言，有三种类型的Cache：全相连映像方式、直接映像方式和组相连映像方式。

在Cache中，用于存放数据或指令的静态存储器(SRAM)称为内容Cache，用于存放数据或指令在内存中所在单元的地址的静态存储器称为标识Cache(tagcache)。下面的讨论假设主存地址是16位(即主存容量为64K)，主存每个存储单元是8位。假设内容Cache的容量是128字节，即有128个单元(也称有128行)，每个单元(每行)的宽度为8位；标识Cache也应该有Cache每个单元(每行)的宽度应为16位。当CPU要访问内存时，它当前73页，总共101页。74送出的16位地址先与标识Cache中的128个地址(7位地址线)比较。若所需数据或指令的地址在标识Cache中，即命中，则从内容Cache与之对应的单元(行)中读出数据或指令送给CPU。若不命中，则从主存中读出所需的数据或指令送给CPU，同时在Cache中存放一份副本，即将数据或指令写入内容Cache，并将该数据或指令所在的内存单元的地址写入标识Cache。

实际上从送入M•M地址到完成对Cache的读写，包括了进行地址变换和真正访问Cache两部分工作。这些工作必须在比访问M•M要短得多的时间内完成，否则失去设置Cache的意义。所以地址变换、替换等步骤必须全由硬件来完成。当前74页，总共101页。75图4-29全相连映像方式cache中的内容cache、标识cache和主存单元的关系1.全相联映象方式图4-29显示了全相连映像方式Cache中的内容Cache、标识Cache和主存单元的关系。图中显示的是地址为F998H的主存单元的内容(其内容为58H)缓存到Cache的情况。当前75页，总共101页。76

全相联映象是主存任何一块(页)都可以映象到Cache中的任何一块(页)上。

例设访存时，给出的20位地址分为两部分：高11位为主存块标记，低9位为块内地址(即512个单元为1块)。Cache全相联映象组织如图当前76页，总共101页。77

主存-Cache全相联映象的地址变换过程见图。

优点：映象灵活，Cache的利用率高，冲突率低。

缺点：判别命中率花费时间较长，因而实现较为困难。

2.直接映象法直接映象是主存的一块(页)与Cache中的(页)映象关系是固定的。当前77页，总共101页。78

即K=Imod2c

式中：

K：为Cache的块号；

I：为主存的块号；

c：为Cache块号的二进制位数。当前78页，总共101页。79

优点：简单、地址变换速度快。

缺点：不够灵活、冲突率高且存储空间利用率不高。

主存-Cache的地址变换过程见图。当前79页，总共101页。80例某计算机主存8MB，分成4096d页，页内地址11位；Cache和主存分成同样大小的页，共有32页，地址映像采用直接映像方式，画出该计算机访存的地址格式。当CPU送出的地址分别为6807FFH、2D07FFH、7F1057H时和地址为000000H时，能否在Cache中访问到该单元？答：⑴直接映象，是主存页号与Cache页的关系是固定的。由题意得地址格式为标记（7位）页号（5位）页内地址（11位）

标记

页号页内地址

⑵因为6807FFH=0

1101000

00000

11111111111

可以在Cache的0页中访问到；

⑶因为2D07FFH=0

0101101

00000

11111111111

直接映象结果应当在0页，而标记0101101是在Cache的1#页面，故不能访问到。

当前80页，总共101页。81

⑷同理7F1057H=0

1111111

00010

00001010111

可以在Cache的2页中访问到

⑸同理000000H=00000000

0000000000000000直接映象结果应当在0页，而标记0000000是在Cache的3#页面，故不能访问到。

⒊组相联映象

Cache空间分成组，每组2S页(称为2S路相联)，Cache有2q组，M•M分2m个区，每区有2q页组。相联是M•M与Cache各组之间用直接映象方式，组内各页则是全相联映象。M•M某区中的页允许映射到Cache固定组中的任意页。选择比直接方法灵活，判断的速度比全相联方法快。这是较为常用的映象方法。设Cache的总页数为M，分为B组，则每组的页数为：S=M/B。若I为M•M的页号，将其映象到Cache中对应组号K为：K=ImodB

S的选取决定了页冲突的概率和地址映象的复杂性。S值越大，则每组内所含页数就越多，产生冲突概率越低，而相联的映象表就越大。组相联映象方法见图。

当前81页，总共101页。82当前82页，总共101页。83

组相连映像Cache是介于全相连映像cache和直接映像cache之间的一种结构。在直接映像Cache中，每个索引在Cache中只能存放一个标识。而在组相连映像中，对应每个索引，在Cache中能存放的标识数量增加了，从而增加了命中率。例如在2路组相连映像Cache中，每个索引在Cache中能存放两个标识，即在Cache中可以存放两个具有相同索引的内存单元的内容(这两个内存单元地址的低位部分(索引)相同，但高位部分(标识)不同)。类似地，在4路组相连映像Cache中，每个索引在Cache中能存放4个标识。

例4·7CPU请求访问地址4518H(0100010100011000B)主存单元的内容，在2路组相连映像Cache中，与索引0100011000对应的标识可以有2个，Cache电路将2个标识分别与010001比较，若其中有一个匹配，则将索引0100011000所对应的数据读入CPU中。若两个标识中任何一个都不是010001的话，则未命中。Cache控制器从内存中读入所需内容，同时在Cache中备份一份副本。类似地，在4路组相连映像Cache中，假设CPU也要访问地址为4518H(0100010100011000B)主存单元的内容，需要把4个标识与0100010比较。与2路组相连映像Cache比，命中率又提高了50％。当前83页，总共101页。84

图4-31所示的2路组相连映像Cache中，其中一组的标识Cache容量为1K×6位，数据cache容量为1K×8位，Cache的总容量=2×(1K×6+1K×8)=28K位。图4-312路组相连映像cache当前84页，总共101页。85

图4-32所示的4路组相连映像Cache中，其中一组的标识Cache容量为512×7位，内容Cache容量为512×8位，Cache总容量为4×(512×7+512×8)=30K位。

图4-324路组相连映像cache当前85页，总共101页。864.4.3替换算法

⒈FIFO⒉LRU

两种算法的例子见图4.33当前86页，总共101页。87⒊OPT4.4.4Cache–M•M内容的一致性问题

⒈写回法：每次写Cache时，只写入Cache。当被写入页被替换时，将该页写回M•M，再调入新的一页。其开销是是在页替换时的回写时间。

⒉写直达法(又称全写法或通写法)：每次写Cache时，同时写入M•M。其开销是写M•M时间。当前87页，总共101页。884.5.1单体多字并行主存系统如图4-33所示，多个并行存储器共用一套地址寄存器，按同一地址码并行地访问各自的对应单元。例如读出沿这n个存储器顺序排列的n个字，每个字有w位。

假定送入的地址码为A，则n个存储器同时访问各自的A号单元。

也可以将这n个存储器视作一个大存储器，每个编址对应于，n字