组合逻辑电路课件

第三章组合逻辑电路3.1概述1.组合逻辑电路的特点

数字逻辑电路分为类：组合逻辑电路和时序逻辑电路。

组合电路逻辑功能特点：任意时刻的输出仅取决于该时刻的输入，而与信号作用前电路原来的状态无关；

时序电路逻辑功能特点：任意时刻的输出不仅取决于该时刻的输入，而与信号作用前电路原来的状态有关。3.1概述3.1.1组合逻辑电路的概述

例：试分析图示电路的逻辑功能。

解：第一步：由逻辑图可以写输出F的逻辑表达式为：所谓组合逻辑电路的分析，就是根据给定的逻辑电路图，求出电路的逻辑功能。3.1.1组合逻辑电路的概述第二步：变换

F=AB+AC+BC第三步：列出真值表。ＡＢＣF００００００１００１０００１１１１０００１０１１１１０１１１１１真值表第四步：确定电路的逻辑功能。由真值表可知，三个变量输入Ａ，Ｂ，Ｃ，只有两个及两个以上变量取值为1时，输出才为1。可见电路可实现多数表决逻辑功能。3.1.1组合逻辑电路的概述X00001111y00110011Z01010101F由电路图直接列出真值表的方法:3.1.2组合逻辑电路的设计3.组合逻辑电路的设计方法

设计步骤：(1)分析设计要求，设置输入输出变量并逻辑赋值；(2)列真值表；(3)写出逻辑表达式，并化简；(4)画逻辑电路图。与分析过程相反，组合逻辑电路的设计是根据给定的实际逻辑问题，求出实现其逻辑功能的最简单的逻辑电路。3.1.2组合逻辑电路的设计(2)列真值表ＡＢＣＹ００００００１００１０００１１１１０００１０１１１１０１１１１１(3)由真值表写逻辑表达式，并化简；化简得最简式：(4)画逻辑电路图：例：p753.1.5p763.1.63.2编码器和译码器inputcodewordoutputcodewordenableinputsmapEncoder目前经常使用的编码器有普通编码器和优先编码器两种。若编码状态数为2n，编码输出位数为n，则称之为二进制编码器。（1）普通编码器—8线-3线编码器

8-3EncoderI0I1Y0I2Y1:Y2:I73.2编码器和译码器

I0

I1I2

I3I4

I5

I6

I7Y2Y1Y0１０００００００００００１００００００００１００１００００００１００００１０００００１１００００１０００１０００００００１００１０１００００００１０１１００００００００１１１１任何时刻只允许输入一个编码请求其它输入取值组合不允许出现，为无关项。3.2编码器和译码器（2）二进制优先编码器（PriorityEncoder）在优先编码器中，允许同时输入两个以上的有效编码请求信号。当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。优先级别的高低由设计者根据输入信号的轻重缓急情况而定。EII7A2I6A1I5A0I4I3GSI2EOI1I074X14867911415543213121110选通输出端GS和扩展输出端EO：为扩展编码器功能而设置。当GS=0，且EI=0时，表示“电路工作，且有编码输入”；当EO=0，且EI=0时，表示“电路工作，但无编码输入”。选通输入端EI：只有在EI=0时，编码器才处于工作状态；而在EI=1时，编码器处于禁止状态，所有输出端均被封锁为高电平。3.2编码器和译码器3.2编码器和译码器3.2编码器和译码器（1）二进制译码器——3-8译码器

11111111111111111111111111111110111111011111101111110111111011111101111110111111011111110XXXXXX1XXXXXX1XXX100000100001100010100011100100100101100110100111Y7Y6Y5Y4Y3Y2Y1Y0

SS1S2A2A1A0OutputsInputs3.2编码器和译码器S为控制端（又称使能端），S=1译码工作；S=0禁止译码，输出全1。3.2编码器和译码器

应用举例（a）功能扩展（利用使能端实现）3.2编码器和译码器（2）二-十进制译码器二-十进制译码器的逻辑功能是将输入的BCD码译成十个输出信号。3.2编码器和译码器译中为0拒绝伪码3.2编码器和译码器

发光二极管（LED）的特点及其驱动方式

LED具有许多优点，它不仅有工作电压低(1.5～3V)、体积小、寿命长、可靠性高等优点，而且响应速度快(≤100ns)、亮度比较高。一般LED的工作电流选在5~10mA，但不允许超过最大值（通常为50mA）。LED可以直接由门电路驱动。R为限流电阻3.2编码器和译码器1111110011000011011011111001011001110110110011111111000011111111110011000110100110010100011100101000011110000000000000000000001111111abcdefg输出1111111111111111001BI/RBO输入/输出0123456789101112131415灭灯灭零试灯功能（输入）111×1×1×1×1×1×1×1×1×1×1×1×1×1×1×××100×LTRBI显示字形输入0000000100100011010001010110011110001001101010111100110111101111××××0000××××A3A2A1A0七段显示译码器7448的功能表3.2编码器和译码器：称为消隐输入/灭零输出端，均为低电平有效。：称为灭零输入端，低电平有效，用于将无效的零灭掉。：称为灯测试输入端，低电平有效。当它为0时，数码管显示数字8，表明该数码管正常工作；否则，数码管不能正常显示。数码管正常显示时接高电平。3.2编码器和译码器例：用七段显示译码器74LS48驱动共阴型LED数码管。3.2编码器和译码器

例：设计一个有灭零控制的10位数码显示系统，要求保留小数点后一位有效数字。3.2编码器和译码器1.加法器（1）1位加法器S=A⊕B=A·B+A·BCO=A·B0010100100011011ABInputsSCOOutputs半加器3.3加法器和数值比较器全加器——74LS183双全加器全加器能把本位两个加数An、Bn和来自低位的进位Cn-1三者相加，得到求和结果Sn和该位的进位信号Cn。Sn

Cn0000000110010100110110010101011100111111An

Bn

Cn-13.3加法器和数值比较器（2）多位加法器串行进位加法器3.3加法器和数值比较器用加法器设计组合逻辑电路8421BCD码0011余3码

例：将8421BCD码转换成余3码。余3码＝8421BCD码＋3(即0011)3.3加法器和数值比较器2.数值比较器数值比较器：能够比较数字大小的电路。由真值表写出逻辑表达式：由表达式画出逻辑图。输入输出ABFA＞BFA＜BFA=B00011011001010100001真值表（1）1位数值比较器3.3加法器和数值比较器（3）数值比较器的位数扩展串联方式用2片7485组成8位二进制数比较器。（2）4位二进制数比较器——集成数值比较器74853.3加法器和数值比较器并联方式：并联方式比串联方式的速度快。用5片7485组成16位二进制数比较器3.3加法器和数值比较器1.数据选择器（多路开关）

D0D1DnYSELEN...1D01D11Dn1YSELEN...2D02D12Dn2Y...3D03D13Dn3Y...能够按照给定的地址将某个数据从一组数据中选出来的电路。3.4数据选择器和数据分配器S0000A1A0Y00D001D110D211D31××0S4选1数据选择器功能表S：选通控制端。S=0时，数据选择器工作；S=1时，Y=0输出无效。3.4数据选择器和数据分配器4选1数据选择器电路图3.4数据选择器和数据分配器双4选1数据选择器74LS153逻辑表达式：公共的地址输入端独立的数据输入端和输出端选通控制端74x153——双4选1数选器AB1G1C01Y1C11C22Y1C32G2C02C12C22C374X153751421643151091112131C02C01C12C11C22C21C32C31C001C101C201C3002C002C102C202C30000000001001000110100010101100111100010011010101111XX1Y2Y1G2GBAOutputsInputs3.4数据选择器和数据分配器例：试用一片双4选1数选器74LS153组成一个8选1数据选择器。解：A2A1A0Y000～11D0～D3100～11D4～D73.4数据选择器和数据分配器例：试用一个双4选1数据选择器74LS153实现逻辑函数：

解：令3.4数据选择器和数据分配器例：试用4选1数据选择器74LS153实现如下逻辑函数的组合逻辑电路。解：逻辑函数变形为最小项之和形式比较可得：D0=0，D1=1，D2=1，D3=13.4数据选择器和数据分配器8选1数据选择器的逻辑表达式：8选1数据选择器74LS151特点：输出端为互补形式。3.4数据选择器和数据分配器74LS151的真值表数据选择器的扩展怎樣用数据选择器实现逻辑函数基本原理数据选择器的主要特点：（1）具有标准与或表达式的形式。即：（2）提供了地址变量的全部最小项。（3）一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。基本步骤确定数据选择器确定地址变量21n个地址变量的数据选择器，不需要增加门电路，最多可实现n＋1个变量的函数。3个变量，选用4选1数据选择器。A1=A、A0=B逻辑函数1选用74LS153274LS153有两个地址变量。求Di3（1）公式法函数的标准与或表达式：4选1数据选择器输出信号的表达式：比较L和Y，得：3画连线图44求Di的方法（2）真值表法C=1时L=1，故D0=CL=0，故D2=0L=1，故D3=1C=0时L=1，故D1=C求Di的方法（3）图形法D0D1D3D2用数据选择器实现函数：例①选用8选1数据选择器74LS151②设A2=A、A1=B、A0=C③求DiD0=DD2=1D6=1D4=DD1=DD3=0D7=0D5=1④画连线图本节小结

数据选择器是能够从来自不同地址的多路数字信息中任意选出所需要的一路信息作为输出的组合电路，至于选择哪一路数据输出，则完全由当时的选择控制信号决定。数据选择器具有标准与或表达式的形式，提供了地址变量的全部最小项，并且一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。用数据选择器实现组合逻辑函数的步骤：选用数据选择器→确定地址变量→求Di→画连线图。3.4.31路-4路数据分配器由地址码决定将输入数据Ｄ送给哪１路输出。真值表逻辑表达式地址变量输入数据逻辑图3.4.4集成数据分配器及其应用集成数据分配器把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带使能端的二进制译码器就是数据分配器。由74LS138构成的1路-8路数据分配器数据输入端G1=1G2A=0地址输入端数据分配器的应用数据分配器和数据选择器一起构成数据分时传送系统本节小结数据分配器的逻辑功能是将1个输入数据传送到多个输出端中的1个输出端，具体传送到哪一个输出端，也是由一组选择控制信号确定。数据分配器就是带选通控制端即使能端的二进制译码器。只要在使用中，把二进制译码器的选通控制端当作数据输入端，二进制代码输入端当作选择控制端就可以了。数据分配器经常和数据选择器一起构成数据传送系统。其主要特点是可以用很少几根线实现多路数字信息的分时传送。3.5组合逻辑电路中的竞争与冒险

一、竞争与冒险现象在组合电路中，某一输入变量经不同途径传输后，由于门电路的传输延迟时间的不同，则到达电路中某一会合点的时间有先有后，这种现象称为竞争。1A&FFAAtpd由于竞争而使电路输出出现不符合门电路稳态下的逻辑功能的现象，即出现了尖峰脉冲（毛刺），这种现象称为冒险。正脉冲－－“1”型冒险3.5组合逻辑电路中的竞争与冒险

≥1&&BACF1AAtpdABACFABAC当B=C=1时，注意：竞争的存在不一定都会产生冒险（毛刺）。由于不同的传输路径的门电路的延迟造成的竞争－－自竞争。负脉冲－－“0”型冒险3.5组合逻辑电路中的竞争与冒险

&ABY由于门电路的两个输入信号同时向相反的电平跳变时有时间差造成的竞争－－互竞争。一个变量以原变量和反变量出现在逻辑函数F中时，则该变量是具有竞争条件的变量。如果消去其他变量（令其他变量为0或1），留下具有竞争条件的变量，①若函数出现则产生负的尖峰脉冲的冒险现象，－－“0”型冒险；②若函数出现则产生正的尖峰脉冲的冒险现象，－－“1”型冒险。3.5组合逻辑电路中的竞争与冒险

二、竞争－冒险现象的检查方法1.代数识别法3.5组合逻辑电路中的竞争与冒险

例：用代数识别法检查竞争冒险现象。解：A是具有竞争条件的变量。3.5组合逻辑电路中的竞争与冒险

例：用代数识别法判断电路是否存在冒险现象。解：A和C是具有竞争条件的变量