数字电子技术基础期末复习试题

填空题110（16=（）。2、对于TTL与门的闲置输入端可接TTL或非门不使用的闲置输入端应接。3、格雷码的特点是任意两组相邻代码之间有位不同。4下列JK触器触器触器和T触发器四种触发器中时有保持、置和转能的触发器是。5OC门可以实现功能CMOS门路中的门也可以实现该功能。6、一只四输入端与非门，使其输出为0的输入变量取值组合有种。7、常见的组合逻辑电路有编码器、和。8、逻辑函数的反函数为，对偶函数为。9、一个同步时序逻辑电路可以用、三组函数表达式描述。10、法器的进位方式有和种。11、选的据选择器有个地址输入端。12、储器的种类包括和。13、时钟脉冲CP作下，具有和功能的触发器称为T触器，其特性方程为。14、态门输出的三种状态别为。15、4个发可以存储位二进制数。16、辑电路中，高电平用1表，低电平用0表，则成为逻辑。17、JK触器改成T触器的方法是。18、合逻辑电路是指电路输出仅由当前的决定。19、个地址输入端译码器，其译码输出信号最多应个。20、入信号的同时跳变引输出端产生尖峰脉冲的现象叫做。21、个有根址线8根据输出线ROM共个存储单元。22、个触发器组的计数器最多可以组成进制的计数器。23、本RS触发器的约束条件是。24、辑代数中种基本运算是、和。25、辑代数中三个基本运规则、和。26、果对键盘上108个符号进行二进制编码，则至少要位二进制数码。27一包有个本存储单元的存储电路设计16位一字节的ROMROM有根地址线，有根数据输出线。28、是线8线码器，译码输出低电平有效，若输入为A2A1A0=110时，输出Y1=。29、片中规模集成电路进制计数器串联后，最大计数容量为位。30、Y=AB+CD的值表中Y=1的状态有个。31、地为A0-A7，出为D0-D3，ROM的量为。32、Y=A(A⊕的果是。33、个异或运算后的结果是。34、选的据选择器，它的选择控制端有个。35、片64K×存容量的只读存储器ROM，条址线，条数据线。36）16=（）（）码。37、两个逻辑函数相等，它们的必然相同。38一个8选的多路选择数据选择器个择输入地输入端个

数据输入端。39、步D触器（D锁器）在CP=1时触发器Q应跟随状态，而在CP=0时，触发器状态。40、进制译码器的输出为入变量的全部。41、是四位二进制同步计数，其置零方式为（填同步或异步）置数方式是。42、字电路按逻辑功能可为和两大类。43、触器特性方程为。44、位进制计数器的计长度为。45、门路带同类门的个数称为。46、态门除了有高低电平出外，还有第三个状态即。47、在CP为高电平1期，如同步触发器的输入信号发生多次变化时，其输出状态也会相应发生多次变化，这种现象称为触发器的。48、施密特触发器的整形路中，通过改变可以调制矩形波的宽度。选择题1n个辑变量可以构成（）个最小项；An2nC2、十进制的计数器需要（）个触发器。ABC4D53、选1数选择器应有（）个地址输入端。AB3684、下列数字电路中，不属于时序逻辑电路的是A全加器B寄器C计器移位寄存器5、与三变量函数在等价的逻辑函数是（A．F=∑m(0,7)B．∑C．∑m(1,7)D．∑6、边沿触发器的最大特点是：？（）A.功耗低B.速快C.无翻噪容限大7、下列几种电中，输出端可以实现线与功能的电路是（）A．或非门．与非门．异或门D．门8、对于TTL数集成电路来说，下列说法个是错误的A．电源电压极性不得接反，其额定值为5V．使用的输入端接；C．入端可串接电阻，但电阻值不应太大；DOC门输出端可以并接；9、一个含有32768个储单元的ROM，有个据出端，其地址输入端有（）个。A．10B．．．10、或门余输入端的处理是A．悬空B．高电平C．低电平．接”11、一个左移移位寄存器当预先置入1011后其串行输入固定，在个移位脉冲CP作下，四位数的移位过程是（A．B．C．．12、数F=AB+BC,使F=1的输入组为（A．ABC=000B．C．ABC=101D．13、个触发器组成的环形数器最多有（）个有效状态。

A．B6C．D．14、步计数器指（）的计器。A．由同类型的触发器构成B．触发器时钟端连唉一起，统一由系统时钟控制C．用前级输出做后级触发器的时钟．可用后级输出做前级触发器的时钟15、在约束条件的触发器（A．基本SR锁器．触发器．触器D．触器16、8个发可以记忆（）种不同的状态。A．16B．8D25617、成256进的计数器，需要（）个触发器。A．B8C．D．18、四位同步二进制加法数器当前的状态时，一个输入时钟脉冲后，其状态变为（A．0111B．0110．D001119、四位二进制加法加法数器正常工作时，由0000状开始计数，则经过43个入计数脉冲后，计数器的状态是（A．0011B．1011．D101020、下列功能表示方法中不适合用于时序逻辑电路功能表示方法的是（A．状态转换图．性方程．卡诺图D真值表21、将一个TTL异或门（输入端A、）做反相器使用，则A、B端（A．A或有一个接．或B有个接0C．和B接一起．能实现22、辑函数F(A,B,C)=AB+BC+AC的小标准式为（）A∑m(0,2,4)B∑Cm(0,2,3,4)D∑m(2,4,6,7)23、分型的单稳电路要求入脉宽（）出定时脉宽。A小于、等于、大于、关于24、某函数的表达式F=A+B，若用4选1多选择器（数据选择器）来设计，则数据端的态是（为值位）A、0001B、、、101025、两个TTL与门构成的基本RS触器，设原触发器状态为Qn=1，果要使能记忆，则必须（）ARD=0，B、RD=1SD=0、，SD=1D、RD=0，SD=126、合逻辑电路输出与输的关系可用（）描述。(A).序图(B)状态表(C)状图(D)逻辑表达式27、卡诺图分析比较：与关系的正确结果是（A.逻相同B.逻辑相反逻辑无关D.无法直接确定三、判断题1、A+AB=A+B2、单稳态触发器有一个稳态和一个暂态。3、当输入9个号时，需要3位的二进制代码输出。4、施密特触发器有两个稳态。5、多谐振荡器有两个稳态。6、所有的触发器都存在空翻现象。7、逻辑变量的取值，1比0大8、因为逻辑表达式A+B+AB+A+B成立，所以

9、约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作0.10、序逻辑电路不含有记功能的器件。11、数器除了能对输入脉进行计数，还能作为分频器用。12、先编码器只对同时输信号中优先级别最高的一个信号编码。13、与门CMOS与非门的逻功能不一样。14、位二进制数可表示256种同状态。15多三态门的输出端相连于一条总线上用须只让一个三态门传送信号其它门处于高阻状态。16、进制数和进制代码1001都示的是十进制数中的。17、发器的输出状态完全输入信号决定。19、知。20、态门输出为高阻时，输出线上电压为高电平。21、前进位加法器比串行位加法器运算速度慢。22、成一个进的计数器需要个发器。23、数连取100次偶F不。化简题1、用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或表达式。题2.15,2.192、写出右图所示逻辑图的逻辑函数式，并化为最简与或式题2.72.20）3、用卡诺图化简法将函数化为最简与或式P64题2.23分析设计题设计逻辑电路，要求写出步骤p165例4.2.2题4.5,4.6,4.7，4.21p258题5.28组合逻辑电路应用或扩展p210题4.8，4.11，4.13,4.15,4.19,4.25,4.28时序逻辑电路扩