单片微机原理及应用第6章单片机存储器及系统扩展技术课件

第6章

单片机存储器及系统扩展技术

6.1半导体存储器的分类6.2随机存取存储器（RAM）6.3只读存储器（ROM）6.4CPU与存储器的连接6.5MCS-51存储器的扩展6.1半导体存储器的分类一、半导体存储器的分类1、

只读存储器（ROM）（1）掩膜工艺ROM（2）可一次性编程ROM（PROM）（3）紫外线擦除可改写ROM（EPROM）（4）电擦除可改写ROM（EEPROM或E2PROM）（5）快擦写ROM（flashROM）Intel公司的27系列产品：2716（2K）2732（4K）2764（8K）27128（16K）工作时，ROM中的信息只能读出，要用特殊方式写入(固化信息)，失电后可保持信息不丢失。1)掩膜ROM：不可改写ROM由生产芯片的厂家固化信息。在最后一道工序用掩膜工艺写入信息，用户只可读2)PROM：可编程ROM用户可进行一次编程。存储单元电路由熔丝相连，当加入写脉冲，某些存储单元熔丝熔断，信息永久写入，不可再次改写。3)EPROM：可光擦除PROM用户可以多次编程。编程加写脉冲后，某些存储单元的PN结表面形成浮动栅，阻挡通路，实现信息写入。用紫外线照射可驱散浮动栅，原有信息全部擦除，便可再次改写。4）EEPROM：可电擦除PROM既可全片擦除也可字节擦除，可在线擦除信息，又能失电保存信息，具备RAM、ROM的优点。但写入时间较长。5）快擦写ROM（flashROM）二、存储器的主要性能指标

1.

存贮容量2.

存取时间3.

可靠性4.

功耗存贮器芯片容量=存储单元数X数据线位数如一片6116芯片有2K即2048个存储单元，数据线位数为8则存贮器芯片容量是2048X8位。6.2随机存取存储器（RAM）一、静态RAM的基本存取电路P107只有当某基本存储电路所在行、列对应的Xi、Yi皆为1时，该基本存储电路被选中，其输出与数据线相通，实现对其进行读或写操作。二、静态RAM芯片举例1、6116芯片的结构6264（8K）62256（32K）

常用静态RAM芯片管脚配置6116芯片的工作方式CEOEWE状态D7~D0未选中1XX高阻禁止011高阻读出001数据读出写入010数据写入6.3只读存储器（ROM）1、2716芯片的引脚图和内部结构图如P110所示该芯片的主要引脚为：

A10～A0

11根地址线，说明芯片的容量为211=2048=2K个单元。

D7～D0

8根数据线，编程时，为输入线，用于写入信息；使用时，为输出线，用来输出存储的信息。CE/PGM：为片选/编程控制信号。运行时，作片选输入端；编程时，该端输入编程正脉冲信号。

OE：读信号，当它为低电平时，允许输出信号。（先烧芯片）

Vcc：工作电源,接+5V。

Vpp：编程电源。编程时，接+25V；运行时，接+5V。2、2716芯片工作方式引脚方式VccVppCEOED0~D7读+5V+5V低低输出未选中+5V+5VX高高阻等待+5V+5V高X高阻编程+5V+25V正脉冲高输入编程检查+5V+25V低低输出编程禁止+5V+25V低高高阻二、存储器连接常用接口电路1、总线缓冲器缓冲器主要用于CPU总线的缓冲，以增加总线驱动负载的能力。2、地址锁存器常用的地址锁存器有带三态缓冲输出的74LS373，如图P115OE：为输出使能端。低电平时，锁存器输出；高电平时，输出呈高阻态。G：选通脉冲输入端。选通脉冲有效时，数据输入D0~D7被锁存。3、地址译码器

常用的译码芯片有：74LS139（双2－4译码器）和74LS138（3－8译码器）等。输入输出允许选择G1G2CBAY0Y1Y2Y3Y4Y5Y6Y7

╳1

╳╳╳111111110╳

╳╳╳1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110图（a）为MCS－51系列中8051和8751单片机的最小系统。图（b）为由8031、8032单片机组成的最小系统。

为了使单片机能方便地与各种扩展芯片连接，应将单片机的外部连接变为一般的微型机三总线结构形式。即地址总线、数据总线和控制总线。对MCS－51系列单片机，其三总线由下列通道口的引线组成：地址总线：由P2口提供高8位地址线（A8―A15），由P0口提供低8位地址线。由于P0口是地址、数据分时使用的通道口，所以为保存地址信息，需外加地址锁存器锁存低8位的地址信息。一般都用ALE正脉冲信号的下降沿控制锁存时刻。

数据总线：由P0口提供。此口是双向、输入三态控制的通道口。

控制总线：扩展系统时常用的控制信号为地址锁存信号ALE，片外程序存储器取指信号PSEN以及数据存储器RAM和外设接口共用的读写控制信号OE、WE等。

图为单片机扩展成三总线的结构图。扩展芯片与主机相连的方法同一般三总线结构的微处理机完全一样。图为单片机的三总线结构

访问外部程序存储器时序操作时序如图所示，其操作过程如下。（1）在S1P2时刻产生ALE信号。（2）由P0、P2口送出16位地址，由于P0口送出的低8位地址只保持到S2P2，所以要利用ALE的下降沿信号将P0口送出的低8位地址信号锁存到地址锁存器中。而P2口送出的高8位地址在整个读指令的过程中都有效，因此不需要对其进行锁存。从S2P2起，ALE信号失效。（3）从S3P1开始，对外部程序存储器进行读操作，将选中的单元中的指令代码从P0口读入，S4P2时刻，失效。（4）从S6P1后开始第二次读入，过程与第一次相似。图为MCS-51系列单片机访问外部程序存储器的时序图

PCL输出有效PCL输出有效指令输入指令输入访问外部数据存储器时序（执行MOVX指令时）图为MCS-51系列单片机访问外部数据存储器的时序图

WR二、程序存储器的扩展电路27128AEPROM扩展电路（16K）EEPROM扩展电路（２K）（1）低8位地址线寻址的外部数据区。此区域寻址空间为256个字节。CPU可以使用下列读写指令来访问此存贮区。读存储器数据指令：MOVXA，＠Rｉ写存储器数据指令：MOVX＠Rｉ，A由于8位寻址指令占字节少，程序运行速度快，所以经常采用。（2）16位地址线寻址的外部数据区。当外部RAM容量较大，要访问RAM地址空间大于256个字节时，则要采用如下16位寻址指令。读存储器数据指令：MOVXA，＠DPTR写存储器数据指令：MOVX＠DPTR，A由于DPTR为16位的地址指针，故可寻址64KRAM字节单元由于程序存储器的读控制信号PSEN与数据存储器的RD、WR控制信号是相互独立的，不会同时有效，固各自的64K地址空间是相互独立的。时序图如P122所示二、存储器扩展的编址技术1、线选法

所谓线选法，就是直接以系统的地址线（通常是未用的高位地址线的某一根P2.X）作为存储芯片的片选信号，为此，只需把高位地址线与存储芯片的片选信号直接连接即可。特点是简单明了，不需增加另外电路。缺点是存储空间不连续。适用于小规模单片机系统的存储器扩展。【例】现有2K*8位存储器芯片，需扩展8K*8位存储结构采用线选法进行扩展。扩展8KB的存储器结构需2KB的存储器芯片4块。2K的存储器所用的地址线为A0～A10共11根地址线和片选信号与CPU的连接如表所示。

表5-180C51与存储器的线路连接

80C51存储器P0口经锁存器锁存形成A0～A7与A0～A7相连P2.0、P2.1、P2.2与A8～A10相连P0口与D0～D7相连P2.3与存储器1的片选信号相连P2.4与存储器2的片选信号相连P2.5与存储器3的片选信号相连P2.6与存储器3的片选信号相连扩展存储器的硬件连接如图5.5所示。

图为线选法连线图

这样得到四个芯片的地址分配如表5-2所示

表所示为线选方式地址分配表

A15A14A13A12A11A10….A0地址范围芯片100111111000….01….17000H---77FFH芯片200111100110

….01

….16800H---6FFFH芯片300110011110

….01

….15800H---5FFFH芯片400001111110

….01

….13800H—3FFFH对于芯片1A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A00XXX

0

000,0000,00000XXX0111,1111,1111芯片之间的地址不连续，存储空间没有充分利用。此外，有地址的重叠。所以用线选法实现片选，其存储单元地址不是唯一的。如：0000H,1000H,2000H----7000H都对应于同一个单元。而我们希望在同一时刻只能选中一个单元。即每个单元的地址应该是唯一的。2.译码法

所谓译码法就是使用译码器对系统的高位地址进行译码，以其译码输出作为存储芯片的片选信号。这是一种最常用的存储器编址方法，能有效地利用空间，特点是存储空间连续，适用于大容量多芯片存储器扩展。常用的译码芯片有：74LS139（双2－4译码器）和74LS138（3－8译码器）等，它们的CMOS型芯片分别是74HC139和74HC138。

图为译码器管脚图

【例5-2】现有2K*8位存储器芯片，需扩展8K*8位存储结构采用译码法进行扩展。扩展8KB的存储器结构需2KB的存储器芯片4块。2K的存储器所用的地址线为A0～A10共11根地址线和片选信号与CPU的连接如表所示。

表为80C51与存储器的线路连接

80C51 存储器P0口经锁存器锁存形成A0～A7与A0～A7相连P2.0、P2.1、P2.2与A8～A10相连P0口与D0～D7相连P2.4P2.3译码输出与存储器的片选信号连接00与存储器1的片选信号相连01与存储器2的片选信号相连10与存储器3的片选信号相连11与存储器4的片选信号相连

P2.3、P2.4作为二-四译码器的译码地址，译码输出作为扩展4个存储器芯片的片选信号，P2.5、P2.6、P2.7悬空。扩展连线图如图5.7所示。（部分译码法）

图5.7采用译码器扩展8KB存储器连线图

这样得到四个芯片的地址分配如表5-6所示。

表为译码方式地址分配表

P2.7P2.6P2.5P2.4P2.3P2.2….P0地址范围芯片100000000000….01….10000H---07FFH芯片200000000110….01….10800H---0FFFH芯片300000011000….01….11000H---17FFH芯片400000011110….01….11800H—1FFFH全译码：指除存储器芯片所用地址线与CPU的地址线对应相连外，未用的地址线全部参加译码，通过译码器的输出产生存储器的片选信号。

其特点是存储器地址没有重叠，存储单元地址是唯一的。P124单片机8031P2.0P2.1P2.2A8A9A10ALERD74LS373G6264A7A6A5A4A3A2A1A0O0O1O2O3O4O5O6O7P0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7OECEQ0Q1Q2Q3Q4Q5Q6Q7D0D1D2D3D4D5D6D7WEWRP2.7P2.3P2.4A11A12存储器的