数字电路实验报告用D触发器设计三位二进制加法计数器_第1页
数字电路实验报告用D触发器设计三位二进制加法计数器_第2页
数字电路实验报告用D触发器设计三位二进制加法计数器_第3页
数字电路实验报告用D触发器设计三位二进制加法计数器_第4页
数字电路实验报告用D触发器设计三位二进制加法计数器_第5页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

电学实验报告模板电学虚拟仿真实验室实验名称 异步计数器：用D触发器构成二进制减计数-元件实验目的掌握边沿触发器的逻辑功能。掌握边沿触发器逻辑功能测试方法。实验原理触发器的触发方式（1）电平触发方式电平触发方式的特点是：CP=1CP=0（2）边沿触发方式CPCP这以前或以后，输入信号的变化对触发器输出端状态没有影响。边沿触发器（1）边沿D触发器图1 上升沿触发D触发器1DD1表1 上升沿D触发器特性表D触发器的特性方程为：Q^(n+1)=D1.同步触发器的异步置位复位端CPRSRS2D，SD(-)RD(-)是异步置位复位端。只图2 带有异步置位复位端的D触发器SD(-)RD(-)加入低电平，立即将触发器置“1”或置“0”，而不受时钟信CPDSD(-)RD(-)D实验仪器直流稳压电源1616单次脉冲源集成电路芯片74LS74实验内容及步骤1. 测试双D74LS74的逻辑功能（1）74LS74引脚图374LS74引脚图374LS74D（1）测试74LS74的逻辑功能图4测试74LS74的逻辑功能实验电路4连接电路。DQQ(-)（56号引脚）管用以观察触发器的输出逻辑电平。74LS11274LS74能，将实验数据记录在表2。274LS74的逻辑功能实验记录表实验结果及分析实验结论实验结论1.74LS74DdDSD(-)R（-、时钟输入CP

人人文库> 全部分类> 行业资料 > 信息产业

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论