本科系统结构课件 二0一0级本科试题（A）答案1

PAGEPAGE9二0一0级本科《计算机系统结构》试题A答案一、名词解释（答在题纸上，30分）：SIMD：单指令流多数据流计算机RISC：精简指令集系统计算机Cache：高速缓冲存储器透明性：本来存在的事务或属性，从某个角度上看不到。反之，不透明。模拟：模拟是用机器语言程序解释实现软件移植的方法。系统结构：是对计算机系统中各机器级之间界面的划分和定义，以及对各级界面上、下的功能进行分配。并行性：在同一时刻或是在同一时间间隔内完成两种或两种以上性质相同或不同的工作，他们在时间上能相互重叠，体现并行性。资源重复：是在并行性概念中引入空间因素，通过重复设置硬件资源来提高可靠性或性能。实页冲突：两个以上的虚页想要进入主存中同一个页面位置的现象。地址变换：是程序按照地址映像关系装入实存后，在执行时，多用户虚地址Ns如何变换成对应的实地址np。二、简答下列各题（30分）：试述现代计算机系统的多级层次结构。M5：应用语言机器应用语言M4：高级语言机器高级语言M3：汇编语言机器汇编语言M2：操作系统机器作业控制语言M1：传统机器机器指令系统M0：微程序机器微指令系统试述阵列处理机与多处理机的区别。方方面并行处理机多处理机

结构灵活性针对向量、数组处理而设计的，有专用性，虽然处理单元数多16384个，但设置有限的、固定的机间互连通路实现作业、任务、程序段的并行，适应算法，结构灵活多变，实现复杂的机间互连，避免争用共享的硬件资源程序并行性实现操作级并行，并行性存在指令内部并行性还存在于指令外部，表现于多个任务间的并行

并行任务派生通过指令来反映数据间是否并行计算，并由指令直接启动多个处理单元并行工作需要专门的指令或语句指明程序中各程序段的并发关系，并控制并发执行进程同步实现指令内部对数据操作的并行实现指令、任务作业级的并行资源分配和任务调度处理单元数目固定，利用屏蔽手段，改变数目处理机数目不固定，复杂CPU写Cache时内容不一致现象，有那两种解决方法？各自的优缺点是什么？有两种方法：写回法（抵触修改法）：是在CPU执行写操作时，信息只写入Cache，仅当需要被替换时，才将已被写入过的Cache块先送回主存，然后再调入新块。写直达法（直达法）：利用Cache-主存存储层次在处理机和主存之间的直接通路，每当处理机写入Cache的同时，也通过此通路直接写入主存。在可靠性上，写直达法优于写回法；在与主存的通信量上，写回法少于写直达法；在控制的复杂性上，写直达法比写回法简单；在硬件实现的代价上，写回法要比写直达法好。试用图示法说明超标量、超流水线和超长指令字技术原理。取指译码执行取指译码执行存结果部件时间度m=3的执行时空图147102581136912147102581136912147102581136912147102581136912取指译码执行存结果取指译码执行存结果部件时间度m=3的超标量处理机时空图试述分页式虚拟存储器与分段式虚拟存储器的含义和区别。页式：将主存空间和程序空间都机械等分成大小相同的页面，以页为单位在主存—辅存之间调度。对应用程序员完全透明，由系统划分，硬件较少，地址变换速度快，调入操作简单，静态连接程序；段式：把程序在逻辑上分解成相对独立的段(模块)，每个段都从0开始相对编址，以段为单位在主存—辅存之间调度。段独立，有利于程序员灵活实现段的连接、段的扩大/缩小和修改，而不影响其他段，易于针对其特定类型实现保护，把共享的程序或数据单独构成一个段，从而易于实现多个用户、进程对共用段的管理，动态连接程序。三、（10分）某台计算机有10条指令，它们出现的频度如下表所示，请给出10条指令的定长编码方案、Huffman编码方案、扩展编码方案。指令12345678910频度0.200.250.150.080.070.060.050.050.050.04解：a)定长编码0000，0001，0010，0011，0100，0101，0110，0111，1000，1001b)Huffman编码1101001000110111010100110000000100000c)扩展编码00011011000110011101011011111001110111110四、（10分）有16个存储器模块，每个模块的容量为4M字节，字长为32位。现在要用这16个存储器模块构成一个主存储器，有如下几种组织方式：方式1：16个存储器模块采用高位交叉方式构成存储器。方式2：16个存储器模块构成并行访问存储器。方式3：2路高位交叉8路低位交叉构成存储器。(1)写出各种存储器的地址格式(2)比较各种存储器的优缺点(3)不考虑访存冲突，计算各种存储器的频带宽度解：(1)存储器按字节寻址。16个存储器模块位地址；存储器单元数4M*8/32=1M20位地址。16个存储器采用高位交叉方式构成存储器：4位20位模块地址模块内部单元号(块内地址)16个存储器构成并行访问存储器：20位4位模块内部单元号(块内地址)选模块注：PAGE\#"'Page:'#'

'"通过数据选择器2路高位交叉8路低位交叉构成存储器：1位20位3位选存储体模块内部单元(块内地址)选模块(2)高位交叉存储器一个模块出现故障其他模块仍然能够正常工作，容错能力较好，但如果所读的数据地址是连续的，则一个存储周期就只能读出一个存储字，带宽较低。并行存储器的并行性高，一个周期能同时读出多个数据，但是冲突大。低位交叉存储器若采用流水线工作方式，一次能够取出一个数据块，带宽较高，但是如果一个存储器模块出错，整个存储体都无法正常工作，容错能力较差。二维并行存储器即吸取了低位交叉的特点，一次能够取出一个数据块，带宽较高。又吸取了高位交叉的特点，容错性好，容量易于扩充。(3)存储器按字节编址，按字存取。16个存储器采用高位交叉方式构成存储器：因为是高位交叉所以一个存储周期只能读出一个存储字B=1W16个存储器构成并行访问存储器：(并行方式)一个周期能读出16个存储字B=16W2路高位交叉8路低位交叉构成存储器：(流水线方式)一个周期能读出8个存储字B=8W五、（10分）在一个5段的流水线处理机上需经6拍才能完成一个任务，其预约表为：T1T2T3T4T5T6S1√√S2√√S3√S4√S5√√分别写出延迟禁止表、冲突向量，画出流水线状态图，计算平均延迟最小的调度方案，并画出包含4个任务的时空图。解：F={3,4,5}，C=(11100)简单循环如下：(1，1，6)，(2，6)，(6)，(1，6)，其中最小启动循环为(1，1，6)预约表如下图：六、(10分)下图是一个23×23的Delta网络。

(1)问该网络在任何处理机和任何存储器模块之间是否都有一个通路？

(2)令d2d1d0是二进制编号为p2p1p0的某处理机所要访问的存储模块号的二进制编码，网络中第0、1、2级的控制信号分别为x0、x1、x2，其中第i级控制信号xi为0时，控制成直连；xi为1时控制成交叉连接。根据某处理机p2p1p0给出的访存模块号d2d1d0，为了将网络通路建立起来，请写出控制信号x0、x1、x2与d0、d1、d2及p0、p1、p2的逻辑关系式。

(3)若0号处理机访问2号存贮模块的同时，4号处理机要访问4号存储模块，6号处理机要访问3号存贮模块，问是否发生阻塞？解：(1)是。利用x0,x1,x2级控制的不同状态，任何处理机均可连接至任何一个存储器模块。(2)x0x1x2000d001d010d011d100d101d110d1