计算机体系结构第四章

计算机组成与结构湖南大学计算机与通信学院4-1

第

四

章介

绍

计

算

机

组

成

4.0-1计算机的基本组成1.计算机由五大部件组成3.指令和数据用二进制表示4.指令由操作码和地址码组成2.指令和数据以同等地位存于存储器，

可按地址寻访5.存储程序和程序控制一、冯·诺依曼计算机的特点5.存储程序计算机组成与结构4-2湖南大学计算机与通信学院冯·诺依曼计算机硬件框图——以存储器为中心计算机组成与结构4-3湖南大学计算机与通信学院程序存储器输出设备输入设备运算器控制器数据结果计算ALU主存辅存CPU主机I/O设备硬件CU2.现代计算机硬件框图存储器输入设备运算器输出设备控制器ALUCPU主机I/O设备CU主存计算机组成与结构4-4湖南大学计算机与通信学院4.0-2总线的基本概念一、为什么要用总线二、什么是总线三、总线上信息的传送总线是连接各个部件的信息传输线，是各个部件共享的传输介质串行并行计算机组成与结构4-5湖南大学计算机与通信学院单总线（系统总线）单总线结构框图CPU

主存I/O接口

I/O设备1

I/O设备2I/O接口…

I/O设备nI/O接口…计算机组成与结构4-6湖南大学计算机与通信学院总线的分类1.片内总线2.系统总线芯片内部的总线数据总线地址总线控制总线双向与机器字长、存储字长有关单向与存储地址、I/O地址有关有出有入计算机各部件之间的信息传输线存储器读、存储器写总线允许、中断确认中断请求、总线请求计算机组成与结构4-7湖南大学计算机与通信学院计算机组成与结构湖南大学计算机与通信学院4-8一个简单的计算机通常包括三个主要的子系统：中央处理单元（CentralProcessingUnit），也叫CPU。执行多种操作并控制整个计算机，微处理器（Microprocessor）通常作为微机的CPU。存储器（Memory）子系统。用来存储CPU正在执行的程序和数据。输入/输出（Input/Output）子系统，或I/O子系统。允许CPU与输入输出设备交互。比如个人计算机的键盘和显示器，或者微波炉的面板和数字显示等。计算机组成与结构湖南大学计算机与通信学院4-94.1基本的计算机组成

大多数计算机系统，包括三个主要部件：CPU子系统、存储器子系统和I/O子系统。其一般组成如图所示。图4.1一般计算机的组成计算机组成与结构湖南大学计算机与通信学院4-10指令周期

指令周期（InstructionCycle）是微处理器完成一条指令处理的过程。包括读取（Fetch），译码（Decode），执行（Execute）三个阶段。

取指令。即一次或多次存储器读总线操作。

译码指令。就是微处理器确定处理的是哪一条指令以便选择正确的操作顺序去执行该指令。这一步完全在微处理器内完成，不需要使用系统总线。

执行指令。指令不同，所执行的操作及顺序也不相同。执行过程可以是从存储器读取数据，写数据到存储器，读或写数据到I/O设备，执行CPU内部的操作，或者执行多个上述操作的联合，诸如此类，各不相同。计算机组成与结构湖南大学计算机与通信学院4-114.2CPU组成CPU控制整个计算机，内部有三大部分：寄存器部分（RegisterSection）、算术/逻辑单元（Arithmetic/LogicUnit，也叫ALU）、控制单元（ControlUnit）。如图所示。图4.3CPU组成图计算机组成与结构湖南大学计算机与通信学院4-12CPU取指令过程的两个重要寄存器：

程序计数器（programcounter），用来存放下一条要取的指令的地址。

指令寄存器（instructionregister），用来存储从系统数据总线上读取到的指令。

算术/逻辑单元执行大部分的算术和逻辑运算，如加、与等操作。从CPU的寄存器部分取得操作数，运算结果再存回到寄存器部分。由于必须在一个时钟周期内完成操作，只采用组合逻辑构造而成。

控制单元。同CPU控制整个计算机一样，控制单元控制着CPU。计算机组成与结构湖南大学计算机与通信学院4-13

本节，从系统的角度介绍了CPU，但还没有讨论它的内部设计。在第六章中我们将讲到几种硬连线CPU的内部结构，包括寄存器、数据通路、控制单元等，所有的部件一起工作使得CPU完成正确的读取、译码和执行指令的操作。

微程序CPU有着同硬连线CPU一样的寄存器、ALU和数据通路，但二者控制单元完全不同，它们将在第七章中讨论。执行算术运算的硬件，如ALU或独立的浮点运算单元等，将在第六章和第八章中描述。计算机组成与结构湖南大学计算机与通信学院4-144.3存储器子系统组成和接口

本节，我们将考察计算机中存储器子系统的结构和功能。磁盘、磁带、光盘高速缓冲存储器（Cache）FlashMemory存储器主存储器辅助存储器MROMPROMEPROMEEPROMRAMROM静态RAM动态RAM计算机组成与结构4-15湖南大学计算机与通信学院4.3.1存储器的分类高低小大快慢辅存寄存器缓存主存磁盘光盘磁带光盘磁带速度容量价格位／存储器三个主要特性的关系CPUCPU主机计算机组成与结构4-16湖南大学计算机与通信学院4.3.2主存储器一、概述1.主存的基本组成存储体驱动器译码器MAR控制电路读写电路MDR地址总线数据总线读写……………计算机组成与结构4-17湖南大学计算机与通信学院2.主存和CPU的联系MDRMARCPU主存读数据总线地址总线写计算机组成与结构4-18湖南大学计算机与通信学院芯片容量二、半导体存储芯片简介1.半导体存储芯片的基本结构译码驱动存储矩阵读写电路1K×4位16K×1位8K×8位片选线读/写控制线地址线…数据线…地址线（单向）数据线（双向）104141138计算机组成与结构4-19湖南大学计算机与通信学院二、半导体存储芯片简介1.半导体存储芯片的基本结构译码驱动存储矩阵读写电路片选线读/写控制线地址线…数据线…片选线读/写控制线（低电平写高电平读）（允许读）CSCEWE（允许写）WEOE计算机组成与结构4-20湖南大学计算机与通信学院存储芯片片选线的作用用16K×1位的存储芯片组成64K×8位的存储器

32片当地址为65535时，此8片的片选有效8片16K×1位8片16K×1位8片16K×1位8片16K×1位计算机组成与结构4-21湖南大学计算机与通信学院0,015,015,70,7

读/写控制电路

地址译码器

字线015……16个存储单元………07D07D位线读/写选通A3A2A1A0……2.半导体存储芯片的译码驱动方式(存储体的内部组成方式)(1)线选法(存储体为线性组成)00000,00,7…0…07…D07D读/写选通

读/写控制电路

计算机组成与结构4-22湖南大学计算机与通信学院以16×8的存储芯片为例A3A2A1A0A40,310,031,031,31

Y地址译码器X地址译码器

32×32矩阵……A9I/OA8A7A56AY0Y31X0X31D读/写……(2)重合法（存储体为二维组成）00000000000,031,00,31……I/OD0,0读计算机组成与结构4-23湖南大学计算机与通信学院以1024×1存储芯片为例用1K

×

4位存储芯片组成1K

×

8位的存储器？片

4.3.3存储器系统构成及其与CPU的连接1.存储器容量的扩展(1)位扩展（增加存储字长）10根地址线8根数据线DD……D0479AA0•••21142114CSWE2片计算机组成与结构4-24湖南大学计算机与通信学院(2)字扩展（增加存储字的数量）用1K

×

8位存储芯片组成2K

×

8位的存储器11根地址线8根数据线？片2片1K×8位1K×8位D7D0•••••••••••••••WEA1A0•••A9CS0A10

1CS1计算机组成与结构4-25湖南大学计算机与通信学院(3)字、位扩展用1K

×

4位存储芯片组成4K

×

8位的存储器8根数据线12根地址线WEA8A9A0...D7D0…A11A10CS0CS1CS2CS3片选译码……………………1K×41K×41K×41K×41K×41K×41K×41K×4？片8片计算机组成与结构4-26湖南大学计算机与通信学院

2.存储器与CPU的连接

(1)地址线的连接(2)数据线的连接(3)读/写命令线的连接(4)片选线的连接(5)合理选择存储芯片(6)其他时序、负载计算机组成与结构4-27湖南大学计算机与通信学院计算机组成与结构湖南大学计算机与通信学院4-28高位交叉（High-orderInterleaving），各芯片高位地址相同，同一芯片所有存储单元在系统内存中相邻。低位交叉（Low-orderInterleaving），各芯片低位地址相同。

计算机组成与结构湖南大学计算机与通信学院4-29课堂练习1：P124。习题6

用16×2存储器芯片为一个有8位地址总线的计算机设计一个32×8存储器子系统，该子系统带高位交叉的地址。解：共需片，其中：字扩展=2倍

位扩展=4倍需根地址线进入芯片（片内地址选择），片选电路需根地址线（片外地址选择），剩下的3根地址线参与片选电路。计算机组成与结构湖南大学计算机与通信学院4-30高位交叉：第1组地址：00000000～00001111第2组地址：00010000～00011111计算机组成与结构湖南大学计算机与通信学院4-31低位交叉：第1组地址：00000000,00000010,00000100…,00011110第2组地址：00000001,00000011,00000101…,00011111A0A4A3A2A1计算机组成与结构湖南大学计算机与通信学院4-32课堂练习2：设CPU有16根地址线，8根数据线，并用MREQ作为访存控制信号，用WR作为读写控制信号。现有1K×4的RAM芯片和2K×8的ROM芯片及74LS138译码器及各种门电路。按如下要求构成存储器系统，并画出CPU与存储器连接图：6000H~67FFH为系统程序区6800H~6BFFH为用户程序区解:(1)写出对应的二进制地址码(2)确定芯片的数量及类型0110000000000000A15A14A13A11A10…A7…

A4A3…

A0…01100111111111110110100000000000…01101011111111112K×8位1K×8位RAM2片1K×4位ROM1片2K×8位计算机组成与结构4-33湖南大学计算机与通信学院(3)分配地址线A10~A0接2K

×

8位ROM的地址线A9~A0接1K

×

4位RAM的地址线(4)确定片选信号CBA0110000000000000A15A13A11A10…A7…A4A3…

A0…01100111111111110110100000000000…01101011111111112K

×

8位1片ROM1K

×

4位2片RAM计算机组成与结构4-34湖南大学计算机与通信学院2K

×8位ROM

1K

×4位

RAM1K

×4位

RAM………&PD/ProgrY5Y4G1CBAG2BG2A……MREQA14A15A13A12A11A10A9A0…D7D4D3D0WR…………例2

CPU与存储器的连接图………计算机组成与结构4-35湖南大学计算机与通信学院计算机组成与结构湖南大学计算机与通信学院4-364.4I/O子系统组成和接口

输入/输出（I/O）设备，如键盘和硬盘，功能很不一样，但都是I/O子系统的一部分。对系统设计者而言，CPU和各I/O设备之间的接口非常相似。

图4.9：输入设备的一般接口电路图4.10：输出设备的一般接口电路图4.11：双向输入/输出设备的一般接口电路计算机组成与结构湖南大学计算机与通信学院4-37图4.9输入设备：（a）接口（b）三态缓冲器的使能逻辑计算机组成与结构湖南大学计算机与通信学院4-38图4.10输出设备：（a）接口（b）寄存器的装载逻辑计算机组成与结构湖南大学计算机与通信学院4-39图4.11带接口和使能/装载逻辑的双向输入输出设备计算机组成与结构湖南大学计算机与通信学院4-40I/O设备比CPU和存储器慢得多，与CPU交互时，存在时序上的问题。如，CPU从硬盘中读数据，可能磁盘驱动器要花几个毫秒定位磁头，以便读取想要的数值，而这段时间，CPU可能已读入不正确的数据，并且取译执行了成千上万条指令。

就绪信号（READY）。一个状态输入信号，CPU用来同步与I/O设备的数据传输。

设置READY为低电平而生成的附加时钟周期叫做等待状态（waitstates）。

CPU也可使用READY同步与存储器子系统之间的数据传输。计算机组成与结构湖南大学计算机与通信学院4-41

这些I/O接口在大型的计算机系统中性能很差。除了最小的系统外，CPU等待成千上万个周期从I/O设备中取得数据，这是不可接受的。许多系统使用中断（interrupt），以便CPU在等待慢得多的I/O设备时，可以执行其它有用的工作。这些I/O接口也不适合于大量的数据传输。本章系统中，I/O设备和存储器之间传输的每一个字节都必须通过CPU，对许多常见操作（如从磁盘向主存装载一个程序）来说都效率低下。直接存储器访问（directmemoryaccess，或DMA）在数据传输中绕过CPU，执行速度很快。在第10章讨论中断、DMA和其它I/O接口问题。计算机组成与结构湖南大学计算机与通信学院4-42课堂练习：习题四.19题WRITE计算机组成与结构湖南大学计算机与通信学院4-434.5相对简单计算机

设计一个使用相对简单CPU的计算机。有8KROM，起始地址为0；紧接着是8K的RAM；一个存储器映射、地址为8000H的双向I/O端口。

CPU。16位地址总线：A15－A0；8位数据总线：D7－D0；两根控制线，READ和WRITE。因为使用存储器映射I/O，不需要类似的控制信号。图4.12，只包括了CPU的细节。图4.12相对简单计算机：只有CPU的细节计算机组成与结构湖南大学计算机与通信学院4-44

存储器子系统。8KROM从地址0开始，包括从0到8K-1的所有地址，即0000000000000000～0001111111111111。8KRAM紧跟在ROM后面，地址从8K到16K-1，即0010000000000000～0011111111111111。为简化设计，在存储器子系统中，使用一个8K的ROM芯片和一个8K的RAM芯片。8K的存储器有213个存储单元，需要13位的地址输入来进行片内选址，地址总线的A12～A0连接到两块存储器芯片；剩下A15～A13用来做片选。

ROM芯片地址范围0000000000000000～0001111111111111，其地址的最高三位总是000，即当A15A14A13=000时，ROM芯片必须有效。类似的，RAM芯片有效的条件是A15A14A13=001。可用组合逻辑来实现这些功能，从而设置芯片的使能信号。

另外，还有ROM和RAM的读、写控制信号的连接。图4.13展示了具有存储器子系统细节的该计算机设计。计算机组成与结构湖南大学计算机与通信学院4-45图4.13相对简单计算机：存储器细节计算机组成与结构湖南大学计算机与通信学院4-46

I/O子系统。系统指明一个双向I/O端口，地址为8000H，即1000000000000000。用地址和控制信号来激励该端口的输入和输出接口电路。非常类似图4.11中的设计。用寄存器来存储输出到该设备的数据，用三态缓冲器传递来自该设备的输入数据。只要作两个修改。第一个很简单，由于相对简单CPU用的是存储器映射I/O，因此将信号从电路中删除。第二个是修改地址逻辑，以辨认地址8000H，而不是F0H，