数字电路复习大纲(四川大学)

1.研究对象：输入-输出间的逻辑关系。2.采用二进制：二元函数，两种状态，用0、1表示3.分析工具：逻辑代数4.表达方式：真值表、逻辑表达式、逻辑图、卡诺图、时序图（波形图）、状态图等。5.分类：组合逻辑电路-逻辑门电路时序逻辑电路-锁存器和触发器数字电路特点：{数字电路复习大纲(四川大学)共48页，您现在浏览的是第1页!主要内容：一、数字逻辑基础（第1章，第2章)二、组合逻辑电路（第3、4章）三、时序逻辑电路（第5、6章）四、半导体存储器和可编程逻辑器件（第7章）五、脉冲波形的产生与变换（第8章）六、A/D、D/A转换（第9章）数字电路复习大纲(四川大学)共48页，您现在浏览的是第2页!一、数字逻辑基础1、数制与码①数制：以R为基数的计数体制R=2、8、10、16……

位权：Rn-1…R2R1R0.R-1R-2…R-m

一般表达式：n-整数位数m-小数位数Ki-各位系数R-基数处于不同位置的数码Ki所代表的数值是不同的，每一位的权数（位权）是Ri。数字电路复习大纲(四川大学)共48页，您现在浏览的是第3页!二进制数（B、O、H）取不同R按展开式展开，然后按照十进制运算法则求和。 1011.1010B=（1×23+1×21+1×20+1×2-1+1×2-3）D=11.625DDFC.8H=（13×162+15×161+12×160+8×16-1）D

=3580.5D十进制数（D）十进制数（D）二进制数（B、O、H）整数转换法：除2取余，直至商为0，低位至高位小数转换法：乘2取整，直至ε，高位到低位{数字电路复习大纲(四川大学)共48页，您现在浏览的是第4页!几种常见编码A.自然二进制码（8421码）：在数值上与对应的十进制恰好相等位数n由N决定。B.二-十进制码（BCD码）

固定4位二进制编码表示十进制的0-9十个数码。由于4位二进制码可以表示24=16种信号，所以在表示0-9这十个数码时就有不同的组合，即不同的编码方式：

8421BCD码2421BCD码5421BCD码余3码：8421BCD码+0011数字电路复习大纲(四川大学)共48页，您现在浏览的是第5页!2、基本逻辑运算及表达方式逻辑代数是研究数字逻辑电路的数学工具。逻辑代数是按一定逻辑规律进行运算的代数，与普通代数一样也是用字母表示变量，区别在于：1.变量值只有0和1，且只表示两种对立的逻辑状态，不表示数量的大小。2.表达方式：真值表--将输入变量的各种可能取值和相应函数值排列在一起而组成的表格。

逻辑符号--规定的图形符号。

逻辑函数表达式--L=f（A、B…）

语句表、梯形图等。数字电路复习大纲(四川大学)共48页，您现在浏览的是第6页!异或：同或：L=A⊙B=常见逻辑运算：P24基本逻辑运算：与、或、非数字电路复习大纲(四川大学)共48页，您现在浏览的是第7页!4、逻辑函数的变换和化简公式法图形法变换化简化简：变量数在5以内与非-与非或非-或非{{数字电路复习大纲(四川大学)共48页，您现在浏览的是第8页!①逻辑函数的变换根据逻辑表达式，可以画出相应的逻辑图，表达式的形式决定门电路的个数和种类，因此实际中需要对表达式进行变换。

常用的表达方式：与或、与非-与非

常见变换：与或→与非-与非与或→或非-或非

方法：与或表达式→摩根定律（用与非门实现）与或表达式→或与表达式→摩根定律（用或非门实现）数字电路复习大纲(四川大学)共48页，您现在浏览的是第9页!无反变量输入L&&&&AB数字电路复习大纲(四川大学)共48页，您现在浏览的是第10页!（1）卡诺图：由最小项构成的按相邻性规律排列的方格图。（2）卡诺图化简逻辑函数的依据：任何2n个标1的相邻最小项，可以合并为一项，并消去n个变量（消去互为反变量的因子，保留公因子）。卡诺图化简逻辑函数数字电路复习大纲(四川大学)共48页，您现在浏览的是第11页!②TTL和CMOS逻辑门电路逻辑功能性能特点工作速度带负载能力灌电流负载拉电流负载{{{①半导体器件的开关特性

二、组合逻辑电路1、逻辑门电路门电路负载电流计算参数：IOL、IOH、IIL、IIH数字电路复习大纲(四川大学)共48页，您现在浏览的是第12页!三态与非门（TSL门）电路的输出有高阻态、高电平和低电平3种状态。{数字电路复习大纲(四川大学)共48页，您现在浏览的是第13页!2、组合逻辑电路的分析和设计分析：已知逻辑电路，通过数字逻辑的方法，推断电路的逻辑功能。逻辑图逻辑表达式（最简）与或表达式真值表电路的逻辑功能数字电路复习大纲(四川大学)共48页，您现在浏览的是第14页!3、常用组合逻辑功能器件实现编码操作的电路称为编码器。编码器N个需编码的信息n位二进制码（2n≥N）①编码器优先编码器CD4532

数字电路复习大纲(四川大学)共48页，您现在浏览的是第15页!③数据选择器按要求从多路输入中选择一路输出。D0D1D2D2n-1Yn位通道选择信号数据选择器例如74HC151D7YYE74HC151D6D5D4D3D2D1D0S2S1S0数字电路复习大纲(四川大学)共48页，您现在浏览的是第16页!④比较器⑤算术运算电路：加法器超前进位加法器数字电路复习大纲(四川大学)共48页，您现在浏览的是第17页!三、时序逻辑电路1、锁存器和触发器触发方式、逻辑功能触发方式：电平触发：对脉冲电平敏感(锁存器)脉冲触发：对脉冲边沿敏感(触发器)数字电路复习大纲(四川大学)共48页，您现在浏览的是第18页!①时序电路逻辑功能的表示方法时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。1）逻辑方程组：特性方程：描述触发器逻辑功能的逻辑表达式。激励方程：（驱动方程）触发器输入信号的逻辑表达式。时钟方程：控制时钟CP的逻辑表达式。状态方程：（次态方程）次态输出的逻辑表达式。激励方程代入特性方程得状态方程。输出方程：输出变量的逻辑表达式。2、时序电路的分析和设计方法数字电路复习大纲(四川大学)共48页，您现在浏览的是第19页!②时序电路逻辑功能的分类同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。在分析时必须注意，触发器只有在其CP端的信号有效时，状态才可能改变，否则状态保持不变，因此必须确定各CP端是否有触发信号作用。数字电路复习大纲(四川大学)共48页，您现在浏览的是第20页!④时序电路逻辑电路的设计方法设计要求原始状态图最简状态图画电路图检查电路能否自启动1246列状态真值表、选触发器，求时钟、输出、状态、驱动方程5状态分配3化简存在无效状态时数字电路复习大纲(四川大学)共48页，您现在浏览的是第21页!计数器在数字电路中，能够记忆输入脉冲个数的电路称为计数器。二进制计数器、非二进制计数器加法计数器、减法计数器、可逆计数器同步计数器、异步计数器按CP脉冲输入方式：按计数规律：按计数的进制：数字电路复习大纲(四川大学)共48页，您现在浏览的是第22页!四、存储器和可编程逻辑器件用来存放数据、资料、程序等二进制信息的器件。存取速度：反映存储器的工作速度。存储容量：字数×位数（字位）1024=1K1024K=1M1024M=1G存储器半导体存储器的功能及分类。

ROM、PROM、EPROM的电路结构及工作原理，理解与阵列(译码器)和或阵列(存储阵列)的原理及用存储器实现组合函数的方法。数字电路复习大纲(四川大学)共48页，您现在浏览的是第23页!可编程逻辑器件PLD由与阵列和或阵列构成，用户定义和设置逻辑功能的器件。PLD器件主要有PLA、PAL、GALP383习题7.1.17.1.3数字电路复习大纲(四川大学)共48页，您现在浏览的是第24页!能将模拟量转换为数字量的电路称为模数转换器，简称A/D转换器或ADC；能将数字量转换为模拟量的电路称为数模转换器，简称D/A转换器或DAC。ADC和DAC是沟通模拟电路和数字电路的桥梁，也可称之为两者之间的接口。六、A/D、D/A转换转换精度和转换速度转换方式及其特点数字电路复习大纲(四川大学)共48页，您现在浏览的是第25页!②数制间的转换二进制与十六进制数、八进制数之间的转换

24=16，四位二进制数对应一位十六进制数。23=8，三位二进制数对应一位八进制数。举例：3AF.2H=0011

1010

1111.0010=1110101111.001B 3AF21111101.11B=0111

1101.1100=7D.CH 7DC十六进制和八进制是二进制的另一种表达形式，一一对应，能简单互换。数字电路复习大纲(四川大学)共48页，您现在浏览的是第26页!③码编码：把若干个0和1按一定规律编排在一起，组成不同的代码，并且赋予每个代码以固定的含义（十进制数值、字母、符号等）。编码器能自动实现编码操作。用n位二进制代码可以表达2n个不同的信号需要编码的信息有N项，则2n

≥

NA.每一组代码都可以看作是一个包含特定含义的符号，各组代码之间以及每组代码内部各位之间没有一定的数值进位关系。B.信息与代码间的对应关系完全是人为规定的，可以任意编，但在制定编码时，应该使编码顺序有一定的规律可循。数字电路复习大纲(四川大学)共48页，您现在浏览的是第27页!判断及填空：1.四位二进制代码有16种组合，表示0-9十个十进制数时要去掉其中6种。2.二进制数1001和二进制代码1001都表示十进制数9。3.二进制代码1000和1001都可以表示十进制数9。4.（1001110111110001）B=（9DF1）H5.10.10B=（）D6.16D=（）8421=（）8421BCD7.FFH=（）B=（）O=（）D=（）8421BCD2.5100000001011011111111377255001001010101√×√√数字电路复习大纲(四川大学)共48页，您现在浏览的是第28页!3.逻辑变量有原变量和反变量两类，普通代数中没有反变量。4.逻辑代数中的基本运算有逻辑乘、逻辑加、逻辑非，而普通代数有加、减、乘、除四种运算。数字电路复习大纲(四川大学)共48页，您现在浏览的是第29页!3.逻辑关系表达方式间的转换：真值表表达式逻辑图真值表表达式：把真值表中函数值等于1的变量组合挑出来；变量组合中变量是1的写成原变量，是0的写成反变量；把组合中各个变量相乘，这样对应于函数值为1的每个变量组合就可以写成一个乘积项，然后把这些乘积项相加就的得到相应的逻辑表达式。表达式真值表逻辑运算数字电路复习大纲(四川大学)共48页，您现在浏览的是第30页!注意公式的扩展应用如：常用公式：公式法变换和化简逻辑函数数字电路复习大纲(四川大学)共48页，您现在浏览的是第31页!&AB&AB≥1L用与非门实现AB&&&BLA=1BAL数字电路复习大纲(四川大学)共48页，您现在浏览的是第32页!②逻辑函数的化简逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。最简与或表达式乘积项最少、并且每个乘积项中的变量也最少的与或表达式。数字电路复习大纲(四川大学)共48页，您现在浏览的是第33页!（3）卡诺图化简逻辑函数的步骤：1.用卡诺图表示逻辑函数。2.合并最小项。包含2n个方格：2、4、8包围的方格为矩形块包围圈越大越好，越少越好方格可以被重复包围，但每个包围圈内必需有新的方格所有的1都要被包围住充分考虑随意项3.合并后的最小项之和即为最简与或表达式。P37习题1.2.21.4.21.6.1P64习题2.1.42.2.32.2.4数字电路复习大纲(四川大学)共48页，您现在浏览的是第34页!③其他逻辑门电路：OC门、TSL门、TG门线与：靠线的连接实现与的逻辑功能。普通TTL输出端不允许直接相连。集电极开路门（OC门）数字电路复习大纲(四川大学)共48页，您现在浏览的是第35页!传输门TG：传送模拟信号的模拟开关④正负逻辑问题门电路多余输入端的处理P122习题3.1.53.2.23.1.73.1.93.1.13数字电路复习大纲(四川大学)共48页，您现在浏览的是第36页!设计：根据实际逻辑问题（控制要求），设计出满足要求的最简的逻辑电路图。真值表电路功能描述逻辑表达式或卡诺图最简与或表达式逻辑变换逻辑电路图数字电路复习大纲(四川大学)共48页，您现在浏览的是第37页!②译码器把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。译码器n位二进制码N个译码出的信息N≤2n二进制译码器：74LS138（3/8译码器）二-十进制译码器：4/10线显示译码器：驱动显示器件如数码管共阴、共阳？应用：实现逻辑函数、作数据分配器数字电路复习大纲(四川大学)共48页，您现在浏览的是第38页!用数据选择器实现组合逻辑函数实现并行数据到串行数据的转换数字电路复习大纲(四川大学)共48页，您现在浏览的是第39页!P192习题4.1.14.2.3

习题4.4.14.4.64.4.194.4.204.4.214.4.254.4.31数字电路复习大纲(四川大学)共48页，您现在浏览的是第40页!逻辑功能：SR：Qn+1=S+RQn，其约束条件为：SR＝0JK：Qn+1=JQn+KQnD：Qn+1=DT：Qn+1=TQn+TQnT＇：Qn+1=Qn锁存器和触发器的逻辑功能可以用特性方程、特性表（真值表）、激励表（驱动表）、状态图和时序图等方式来描述。其逻辑功能可以相互转换。置0、置1和保持置0、置1、保持、翻转置0、置1P238习题5.2.45.4.15.4.55.4.65.4.85.4.9数字电路复习大纲(四川大学)共48页，您现在浏览的是第41页!2）状态（真值）表：表明输出Y、次态Qn+1与输入X、现态Qn逻辑关系的表格。3）状态图：4）时序（波形）图表明状态转换规律及相应输入、输出取值关系的图形。数字电路复习大纲(四川大学)共48页，您现在浏览的是第42页!③时序电路逻辑电路的分析方法电路图特性方程、时钟方程、驱动方程、输出方程。状态方程状态图判断电路逻辑功能12354状态表或时序图数字电路复习大纲(四川大学)共48页，您现在浏览的是第43页!寄存器在数字电路中，用来存放二进制数据或代码的电路称为寄存器。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出