数字电路考研康华光电子技术基础数字部分考研真题与笔记

经典word整理文档，仅参考，双击此处可删除页眉页脚。本资料属于网络整理，如有侵权，请联系删除，谢谢！数字电路考研康华光电子技术基础数字部分考研真题与笔记一、数电考研考点复习笔记1.1复习笔记练运用。2数字信号的描述方法（见表1-1-2）（1）数字波形的两种类型见表1-1-3表1-1-3数字波形的类型（2）周期性和非周期性用周期T和频率f来描述。脉冲波形的脉冲宽度用表示，所以占空比（3）实际数字信号波形平跳到低电平时，边沿没有那么陡峭，而要经历一个过渡过程。图1-1-1为非理想脉冲波形。图1-1-1非理想脉冲波形时序图和定时图区别与特征见表1-1-5。表1-1-5时序图、定时图特征1几种常用的进制（见表1-1-6）表1-1-6几种常用的进制（1）其他进制转十进制其中R表示进制，Ki表示相应位的值。例如（二进制转十进制）：（1011.01）＝1×2＋0×2＋1×2＋1×2＋0×2＝（11.25）。3210－1－2210①整数部分的转换：将十进制数除以2，取所余数为k；将其商再除以2，取其0余数为k0kk（从下往上排）1n10②小数部分的转换：将十进制数乘以2，取乘积的整数部分为k；将乘积的小-1数部分再乘以2，取乘积的整数部分为k，……以此类推，直到求出要求的位数-2为止，kkk…（从上往下排）即为二进制数。以273.69为例，如图1-1-3-1-2-3所以4位二进制数分为一组并代之以4位数分为一组并代之以等值的十六进制数，即可得到对应的十六进制数。例如：②十六进制转二进制：将十六进制数的每一位用等值的4位二进制数代替即可。例如：将二进制数转换为八进制数时，只要将二进制数的整数部分从低位到高位每33位分为本相同。例如：二→八转换八→二转换无符号二进制数的加法规则：方框中的1为进位数。（2）二进制减法无符号二进制数的减法规则：方框中的1为借位数。高位表示符号位，其中，0表示正数，1表示负数，其余部分为数值位。将负数用补码表示，以便将减法运算变为加法运算。（1）原码、反码、补码之间的转换见表1-1-7表1-1-7原码、反码、补码之间的转换原码：反码：补码：二进制数减法运算的原理是减去一个正数相当于加上一个负数，即A－B＝A＋（－B），对（－B）求补码，然后进行加法运算。制数补码的符号位对齐。乘法和除法可以采用移位和加法或减法的组合完成。（3）溢出当运算结果超出了数值位表示的范围时就会产生溢出。解决办法：进行位扩展四、二进制代码1各种二进制代码（见表1-1-8）表1-1-8各种二进制代码（1）二进制码转格雷码①格雷码的最高位（最左位）与二进制码的最高位相同。②从左到右，逐一将二进制码相邻的2位相加（舍去进位），作为格雷码的下一位。（2）格雷码转二进制码①二进制码的最高位（最左位）与格雷码的最高位相同。②将产生的每一位二进制码，与下一位相邻的格雷码相加（舍去进位），作为二进制码的下一位。当0和1表示逻辑状态时，两个二进制数码按照某种指定的因果关系进行的运算称为逻辑运算。各种逻辑运算的类型见表1-1-9。表1-1-9逻辑运算总结六、逻辑函数及其表示方法1逻辑函数的几种表示方法（见表1-1-10）表1-1-10逻辑函数的几种表示方法系，可以从一种表示方法，得到其他表示方法。的逻辑表达式；③根据逻辑表达式画逻辑图。二、《电子技术基础-数字部分》考研真题一、考研真题解析1、填空题8421BCD2009年研]210【解析】二进制转换为十进制时，按公式D＝∑k×2求和即可，再由十ii2数（39.875）的二进制数为（）。[重庆大学【解析】将十进制数转化为二进制数时，整数部分除以2取余，小数部分乘以2取整，得到（39.875）＝（100111.111）位二进制数有16个102422168421BCD＝（东大学2014年研]）281016【解析】8421BCD码就是利用四个位元来储存一个十进制的数码。所以可先将8421BCD码转换成10（10000111）＝（87）＝（1010111）2102进制转8010111）28。同理，2进制转16进制每4位为一组，（01010111）＝（57）。216）8421BCD。[山东大学162810【答案】00101011；53；43；01000011~~位二进制数有16个状态，因此可以将一位16进制数转化为4；八进制由0～7八个数码表示，2可以将一组二进制数从右往左，3位二进制数分成一组，得到（00101011）2＝（53）；将每位二进制数与其权值相乘，然后再相加得到相应的十进制数，8（0010码是一种二进制的数字编码形式，用二210进制编码的十进制代码。因此可以将每位二进制数转化为4位8421BCD码，10）（要求误差不大于22016年研]－3102【答案】10100.001~~【解析】将十进制数转化为二进制数时，整数部分除以2取余，小数部分乘以2取整；又因为题目要求误差不大于2－3到（20.16）＝（10100.001）。102）8421BCD。[山东大学102816【答案】100011；43；23；00110101~~【解析】先将十进制数转换为二进制数，然后分别根据每三位二进制数对应一位八进制数转换为八进制数和每四位二进制数对应一位十六进制数转换零。根据每一位十进制数对应4位8421码得到8421BCD码。7二进制数（10110001）转换为十六进制数为（），转换为八进制数28【答案】B1；261~~【解析】根据每三位二进制数对应一位八进制数转换为八进制数；每四整数位则前补零，若为小数位则后补零。8用最小项表示函数F（A，B，C）＝∑m（0，1，2，6），则它的最大项表达式是F＝（【答案】∏m（3，4，5，7）＝（A＋B′＋C′）（A′＋B＋C）（A′＋B＋C′）（A′＋B′＋C′）~~【解析】根据最小项之和与最大项之积两种形式的关系，可得到最大项表达式。）（注：不要写简略形式）。[北京邮电大学2015＿＿9逻辑函数式Y＝ABCD＋ABCD＋ABCD化简成最简与或式为（2【答案】Y＝ABCD＋ABC′＋ABD′＋A′CD＋B′CD2【解析】根据德摩根定律将逻辑函数式进行化简可得最终结果。101-1-1中均为TTL门电路）。[山东大学2016年研]1234【答案】0；0；1；A~~【解析】TTL电路输入端经电阻接低电平时，R＜0.91kΩ是输入端可视作逻辑1，若输入端悬空则可视作逻辑1。所以根据以上分析可得：11Y：该门为非门。Y＝（1）′＝02233Y：该门为同或门。Y＝（A⊙1）＝A4411以“1”和“0”分别代表高、低电平，试给出下图各电路的输出（图1-1-2中均为TTL门电路）。[山东大学2015年研]1234【答案】1；A′；A；0~~【解析】TTL电路输入端经电阻接低电平时，R＜0.91kΩ输入端可视作逻辑0，R＞2.5kΩ可视作逻辑1，若输入端接3.5V电压时可视为逻辑1。根据以上分析可得：输出信号Y的为与非门，Y＝（A·0）′＝1；输出信号Y的为112与非门Y＝（A·1）′＝A′；输出信号Y的为与门，Y＝（A·1）＝A；输出信号23344121-1-3中均为TTL门电路）。[山东大学2014年研]Y＝（）；Y＝（）；Y＝（）；Y＝（）。1234【解析】TTL电路输入端经电阻接低电平时，R＜0.91kΩ是输入端可视作逻辑1，若输入端悬空则可视作逻辑1。所以根据以上分析可得：11Y：该门同样为或非门。Y＝（A＋1）′＝02233Y：该门为同或门。Y＝（A⊙1）＝A4413CMOS或非门输入端的处理方法是（【答案】通过限流电阻接地~~或非门的输入不允许悬空，因为悬空相当于高电平，输出端的输出电平将一直保持为0，并可能产生由干扰引起的输出错误。所以处理方法为通过限流电阻接地这样输入端为低电平不会影响或非门的逻辑功能。14负逻辑或门是正逻辑（【答案】与~~【解析】正逻辑：高电平表示逻辑1，低电平表示逻辑0。负逻辑：用高电平表示逻辑0，低电平表示逻辑1。所以负逻辑或门的真值表为：表1-1-1负逻辑或门真值表15要实现线与功能，应使用（【答案】OC~~【解析】OC门即为集电极开路门，可将多个集电极输出端并联在一起接上拉电阻至高电平，从而实现OC门的线与功能。）。[重庆大学2015年左右；分为饱和区，放大区，截止区。~~）。在一条总线上分时复用多个器件可以用（年研]）达到隔离和选通的目的。[重庆大学2014【解析】下图1-1-4为三态与非门电路图，通过分析电路逻辑状态可得态，相当于总线断开，避免与总线上的其他设备发生冲突。18门电路的电压传输曲线反映（学2014年研]【答案】输出电压和输入电压；在保证输出高、低电平基本不变的条件下，所允许的最大噪声幅度~~【解析】门电路电压传输曲线反映了输出端电压和输入端电压之间的关低电平有一个波动范围，这个范围称为输入端的噪声容限。）。四输入TTL与非门输入端均为低电平时，总输入电）倍。[重庆大学2014流为单个输入端的低电平输入电流的（【答案】能驱动同类门电路的数目；4~~【解析】扇出系数是指能驱动同类门电路的数目；而四输入TTL门电路输入端总电流为每个输入端电流之和。20CMOS电路的静态功能耗比TTL电路的静态功耗（）。[中山大学2010门电路在静态下无论输出高电平还是低电平，总有一个管子是截止的，电流极小，所以静态功耗很小。21在数字门电路中，（大学2016年研]【解析】CMOS传输门的一个重要用途是作模拟开关。）门电路突出的优点之一是功耗低。），输出低电【解析】根据噪声容限的定义与计算方法，典型TTL门电路中74系列的典型参数为VOH（min）＝2.4V；VOL（max）＝0.4V。2019【解析】ECL门电路工作速度快的原因主要有：①ECL门电路消除了由时间。）、【答案】A′；1；A′B′~~11223326如图1-1-6所示电路为4选1数据选择器构成的组合电路，写出其输出端的最简与或式F＝（）。[北京邮电大学2015年研]【答案】[C′（A′A′）＋C′（A′A）＋1（AA′）＋C′（AA）]10101010【解析】根据数据选择器的逻辑函数式进行相应输入位的书写即可。27触发器的特点为（）。[重庆大学2015年研]【答案】①触发器有两种能自行保持的稳定状态，分别表示二进制数0和1或二值信息逻辑0和逻辑稳定状态转变为另一种稳定状态；当触发信号消失后，能保持现有状态不变。【解析】触发器具有以下特点：①具有两个能自行保持的稳定状态，以表示逻辑状态0和1，或二进制数0和1；②在触发信号操作下，根据不同输入信号可以置成1或0状态。28触发器的空翻是指（学2014年研]触发器出现在“0”、“1”两逻辑信号中多次翻转的现象；维持阻塞D触发器和边沿JK触发器~~CLK时钟信号的边沿触发，目前已用于数字集成电路的有维持阻塞D触发器和边沿JK触发器等。29一个边沿JK[山东大学2014年研]＿＿【解析】JK触发器的特征表达式为Q＝JQ＋KQ，将J＝K＝0代n＋1nn入特征方程中可得Q＝Q所以状态不变。n＋1n）触发器的逻辑功能。[北京邮电大学2016年研]【答案】T~~31n位二进制计数器要由（东大学2019年研]【答案】n；2n【解析】二进制计数器的位数与所用触发器位数相同；状态数为2。）。[山n）状态的，若它们是低电平有效的，当不用时应将它们放在（【答案】触发器指定初始；高电平~~）。[山东大学2018年研]1端和置0CLK到该其置于高电平。33时序电路中“等价状态”是（大学2014年研]），在实际应用中起（【答案】相同的输入下，输出相同且次态也相同；化简~~【解析】状态等价是指在相同的输入变量条件下，次态相同且输出也相化构成相应电路的硬件结构。34一个模值为6的计数器，状态转移图如图1-1-7所示，若初始状态为000，）。[北京邮电大学2015年研]CP＝16···4，所以经过了100CP脉冲后，计数器循环了16个完整计数周期，然后又进行了4次状态变化，所以此时状态为110。354个触发器构成M序列发生器，反馈函数D＝Q⊕Q，若初始状态为030）。[北京邮电大学2015年研]【答案】1111101011001000~~【解析】根据初始状态和反馈函数可以列出状态转换表，得到循环的状态序列，从而得到Q的周期性输出的序列。3210336某M序列发生器由4位D触发器构成，反馈函数为Q⊕Q，若该发生器的30北32103【解析】根据初始状态和反馈函数可知4位触发器构成的序列发生器所产生的序列为16位，所以每16个时钟脉冲输出一个完整的序列，故2016个状态时刚好完成了126个循环，所以又回到了初始状态，故Q＝1。3）输出的真值表。[电【解析】2＝1024，10位地址码，输出具有4位。102015【答案】存储矩阵；地址译码器；读/写控制电路~~【解析】图1-1-8为RAM的结构框图，从图中可以得到RAM电路通常由存储矩阵、地址译码器和读/写控制电路组成。图1-1-8RAM结构框图【解析】地址译码器一般都分成行地址译码器和列地址译码器两部分。行地址译码器将输入地址代码的若干位译成某一条字线的输出高、低电平信号，1单元进行读、写操作。40若用32K×8位的CMOS静态RAM芯片组成256K×16位的存储器系统，共需要（）片芯片。[北京邮电大学2015年研]【答案】16~~【解析】根据存储器的位扩展和字扩展方式可知，（256×16）/（32×8）＝16。41图1-1-9是某存储器ROM的点阵图，请填空：（1）该ROM的容量为（）。（2）D的输出函数式最小项之和