大学《计算机组成原理》期末考试试题1及答案

第1页共7页一、填空题（共12题20空，每空1分，共20分）1.个过程。假设完成各步操作所需要的时间分别是T1=70ns﹑T2=70ns﹑T3=50ns﹑T4=40ns。则该指令流水线的时钟周期至少为。2.浮点数进行加减运算的过程为、、、舍入和判溢出。3.浮点数X=-11.011*2，100（填是或否）为规格化数。、[X]=、[-X]=4.已知X=-0.1010，[X]=原。补补5.寄存器间接寻址方式中，操作数的有效地址存放在___________________。6.补码定点数加减运算采用双符号位判断溢出，当两个符号7.在集中式总线控制方式中，对链路故障最敏感的是时没有溢出，溢出。。8.已知某机微指令字长为48位，共有38个控制信号构成4个互斥类，分别含4个、15个、13个、6个微命令，微指令采用水平型格式，微指令中的控制字段至少为位。9.由64K×1的2164RAM个128×128阵列）构成128K×8存储器。若采用集中刷新方式，设读写周期T=0.1μs，存储器刷新一遍至少需要时间。10.在定点补码一位除法（加减交替法）中，若上次商0，则本次应与求累加和。等。位错。设信息位为01011.微指令控制字段的编码方式主要有12.奇偶校验码是典型的检错码，能检出、、。二、单项选择题（共20题，每题2分，共40分）题号答案910111213141516171819201.A．余数为正商1，为负商0B．余数为正商0，为负商1C．余数与除数同号商1，异号商0D．余数与除数同号商0，异号商12.减少指令中地址码个数的办法是采用（A．寄存器寻址B．寄存器间址3.在微程序控制方式中，一条机器指令通常对应（A．一个微命令B．一个微操作C．一条微指令4.在同步控制方式中，各操作（C．变址寻址D．隐地址D．一段微程序A．由统一时序信号控制B．由CPU控制C．按需分配时间D．用异步应答实现衔接5.CPU响应中断请求是在（A．一个时钟周期结束时B．一个总线周期结束时C．一条指令结束时D．一段程序结束时6.在中断周期中，不能由中断隐指令完成（A．保护断点B．硬件关中断C．保护现场D．中断服务程序人口地址送PC7.冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（）。A．指令操作码的译码结果C．指令周期的不同阶段B．指令和数据的寻址方式D．指令和数据所在的存储单元8.在CPU中存储当前正在执行的指令的是（A．程序计数器PCB．指令寄存器IR9.在浮点加减运算中,对阶的原则是（A．大阶向小阶对齐B．被加数向加数对齐C．地址寄存器ARD．数据寄存器DRC．小阶向大阶对齐D．加数向被加数对齐第2页共7页10.因为转移引起的相关是（A．结构相关B．数据相关11.单级中断系统中，中断服务程序执行顺序是（）。C．控制相关D．资源相关IV、保存断点I、保护现场II、开中断VI、恢复现场III、关中断VII、中断返回V、中断事件处理A．I、V、VI、II、VIIB．III、I、V、VIIC．III、IV、V、VI、VIID．IV、I、V、VI、VII12.PC自动加所在主存地址为)A．00H，25H13.当浮点数阶码采用双符号位移码表示时，下列表示浮点运算溢出的是（A．00B．11C．01D．以上都不对14.若阶码为四位，用补码表示；尾数8位，用原码表示，其中均含一位符号位；以2)。A．可表示的最大正数为2×（1-2）B．可表示的最大正数为2×（1-2）B．25H，00HC．25H，FFHD．37H，00H8-77-7C．可表示的最大正数为2×（1-2）-8D．可表示的最大正数为2×（1-2）15-8715.下述I/O控制方式中，主要由程序实现的是（A．PPU(外围处理机)方式B．中断方式C．DMA方式16.下列器件中存取速度最快的是（A．CacheB．主存C．寄存器17.某SARM芯片，其存储容量为16K×8位，该芯片的地址线数目是（A．16B．14C．8D．2218.设寄存器内容为10000000，若它等于-128，则为（A．原码B．补码C．反码D．移码。19.相对寻址的条件转移指令功能是当转移条件成立时将指令中的地址码送入（A．PCB．地址寄存器C．累加器D．ACCD．通道方式D．硬盘20.假设某计算机的存储系统由Cache1000Cache50次，则Cache的命中率是（A．5%B．9.5%C．50%D．95%三、综合题（共5题，共40分）分）某机主存地址空间大小为128K×16位，按字编址，采用指令字长和存储字长相等，指令各字段定义如下：976540该指令系统最多可包含多少条指令？该计算机最多有多少个通用寄存器？存储器地址寄存器MAR和存储器数据寄存器（MDR）至少各需多少位？若MD为直接寻址方式，可寻址的最大空间为多少？分）设X=0.1010，Y=-0.1101，用补码一位乘求X*Y。第3页共7页3．(5分设某计算机的，已知Cache容量为，主存容量为，每个字块有8个字，每个字有32位：(1)若采用4路组相联映像写出主存地址格式，并标出各字段的长度；(2)若采用直接映像，写出主存地址格式，并标出各字段的长度。4(10分设CPU共有168根数据线，并用MREQ#R/W#作读写控2K×8b的RAM设计从9000H开始的6K×8b的存储器，要求：（1）指出选用的存储芯片数量；（2）写出各芯片的二进制表示的地址范围；（3）画出存储芯片与CPU的连接。…outout内部总inin线outininout0R0outRn-1inYYininZout第5第4页共7页5．(10分模型机数据通路结构如上图所示，减法指令“SUB（R0）→R0。R0,（间接寻址）的功能为：下面给出了指令取指和译码阶段每个节拍的功能，请按下面描述方式列出指令执行阶段每个节拍的功能。节拍C1功能(PC)→MARC2M(MAR)→MDR,(PC)+1→PC(MDR)→IRC3C4指令译码第5页共7页四、填空题（共12题20空，每空1分，共20分）13.14.15.16.17.18.19.20.70ns对阶、尾数加减、规格化否[X]=1.1010原、[X]=1.0110补、[-X]=0.1010补。寄存器相同不同链式查询14位21.12.8μs22.23.24.除数的补码直接编码1（或奇数）00101010、字段直接编码、字段间接编码五、单项选择题（共20题，每题2分，共40分）题号答案1C2D3D4A5C6C7C8B91011121314151617181920CCABBBBCBBAD六、综合题（共5题，共40分）分）某机主存地址空间大小为128K×16位，按字编址，采用指令字长和存储字长相等，指令各字段定义如下：976540该指令系统最多可包含多少条指令？该计算机最多有多少个通用寄存器？存储器地址寄存器MAR和存储器数据寄存器（MDR）至少各需多少位？若MD为直接寻址方式，可寻址的最大空间为多少？解：由为42=16，故该指令系统最多可包含16条指令；4由为32=8，故该计算机最多有8个通用寄存器；3由计算机主存地址空间大小为128K×16=128K得存储器地址寄存器MAR为1717存器（MDR）至少需16位；若MD为直接寻址方式，可寻址的最大空间为2=32字为Ad为5位，5分）设X=0.1010，Y=-0.1101，用补码一位乘求X*Y。解：[X]补＝00.1010[Y]补＝1.0011说明[-X]补＝11.0110(1分)部分积乘数0011000000001010001010000101001010001111000111000000000111＋[X]补00011000联合右移一位＋[X]补联合右移一位＋0第6页共7页00001100000000001100000111011011011111001110联合右移一位＋0联合右移一位Y为负数，＋[－X]（8分）[X×Y]＝1.01111110补X×Y=-0.10000010(1分)3．(5分设某计算机的，已知Cache容量为，主存容量为，每个字块有8个字，每个字有32位：(1)若采用4路组相联映像写出主存地址格式，并标出各字段的长度；(2)若采用直接映像，写出主存地址格式，并标出各字段的长度。解：(1)主存容量2MB，需要21位地址：2=2M21Cache容量16KB，需要14位地址：2=16K14块长：8字×32位/字＝32×8位＝32字节块内地址需为5位：2=325又Cache采用4路组相联映像，即组内的块数为4块，需2位地址：2=42因此组地址：14－2－5＝7（位）主存高位地址标记：21－7－5＝9（位）字段位数主存高位地址r=2组号c'=7块内字地址B=3字节27（3分）(2)因此块地址：14－5＝9（位）主存高位地址标记：21－9－5＝7（位）字段位数主存高位地址7块号c=9块内字地址B=3字节2（2分）4(10分设CPU共有168根数据线，并用MREQ#R/W#作读写控2K×8b的RAM设计从9000H开始的6K×8b的存储器，要求：（1）指出选用的存储芯片数量；（2）写出各芯片的二进制表示的地址范围；（3）画出存储芯片与CPU的连接。6K8）×3片22K83片8AAAAAA……A1115141312100100100……0……芯片芯片芯片100101……1100110……0……100111……1101000……0……101001……1（3）存储器片选逻辑图（6分）（6分）1AAAAA第7页共7页5．(10分模型机数据