2023年浙江工业大学计算机组成考试要点

《计算机组成原理》复习大纲计算机的硬件组成包含五大功能部件：存储器，运算器,控制器，输入设备,输出设备定点数和浮点数的表达数的原码、反码、补码表达。正数相同，负数取反加1定点加减运算、溢出检测方法双符号位单符号位逻辑运算逻辑非,加,乘，异：例题：某加法器进位链小组信号为C4Ｃ3Ｃ２Ｃ1,低位来的进位信号为C0，请分别按下述两种方式写出C4C3Ｃ2C1的逻辑表达式：ﻫ解:（1）串行进位方式：C1=G１+P１C０其中:G1=A1B1,Ｐ１＝Ａ1⊕BC2＝G2+Ｐ２C1G2=A2Ｂ2,Ｐ2=Ａ2⊕C3=G3＋P3C2Ｇ3=Ａ3B３,Ｐ3=A３Ｃ４＝G4+P4C3G4＝A4Ｂ4,P4＝A4(2)并行进位方式：C１=Ｇ１+P1C0C2=Ｇ2+P2G1+P2Ｐ１C0Ｃ3＝G3+P3G2+P3P2G1+P3Ｐ2P1Ｃ0C４=Ｇ４+P4G3＋Ｐ4Ｐ3Ｇ2+P4P３Ｐ2Ｇ1+P４P３Ｐ2P1C０其中G1—G4，P1—P４表达式与串行进位方式相同。浮点加减运算，浮点数的溢出判别0操作数检查,对阶（小阶对大阶）,尾数进行加减运算，结果规格化并舍入解决舍入(直接删除）,尾数溢出(尾数右移，阶码加1,最低位从最右端移除)存储器容量的扩展：字扩展和位扩展。计算需求(需多少片)各芯片（组）的地址分派＊画出各片（组）的地址、数据、片选、R/W信号线连接随机存储器分为２种,其中哪一种需要动态刷新？静态读写存储器(SＲAM）快,容量小动态读写存储器（ＤRAM)容量大，电容式(须刷新）集中式刷新（每个刷新周期都被刷新,周期间后半时间用于刷新，死区,无法读/写。),分散式刷新(刷新在每一次读写周期中,也许导致反复刷新），异步刷新(固定几次刷新）主存的技术指标存储容量,存取时间,存储周期,存储器带宽主存储器和CPU之间增长高速缓冲存储器的重要目的是什么？为了解决cpu和主存直接速度不匹配(工作原理:基于程序和数据访问的局部性cpu/cachｅ间：字为单位cacｈe/主存：块为单位命中率h,访问效率e＝tc／ta，平均访问时间:tａ)Caｃｈe与主存间的地址映像方式有３种:全相联映射(主存的每一块都能复制到cache的任何一块）、直接（一个主存块智能复制到cａｃhe的一个特殊行上）、组相联在物理构成上，存储器系统通常分为３层：高速缓存－>主存－>辅存一条指令由哪几部分构成？（指令格式)操作码字段（OP)＋地址码字段(Ａ)指令的寻址和操作数的寻址方式重要有哪些?指令寻址:顺序寻址和跳跃寻址操作数寻址:隐含寻址，立即寻址,直接寻址,间接寻址，寄存器寻址，寄存器间接寻址，偏移寻址（相对寻址,基址寻址，变址寻址），段寻址方式,堆栈寻址。拟定不同寻址方式下的有效地址。P１14中央解决器CＰU的基本组成。运算器＋ｃaｃhｅ+控制器ＣPU中的重要寄存器有哪些？作用？P128数据缓冲寄存器（ＤＲ）：暂存ALU运算结果指令寄存器（IR)：保存当前正在执行的一条指令程序计数器(PC）:用来存放正在执行的指令的地址,或下一条指令的地址数据地址寄存器（AR）:保存当前cｐu所访问的数据cacｈｅ存储器单元地址通用寄存器（R０~R3）：为AＬU提供工作区状态字寄存器(ＰＳW）:保存算数指令和逻辑指令运算或测试结果建立的各种条件代码ＣPU中用来存放现行指令的是什么寄存器？指令寄存器(IR）控制器可分为两种：微程序控制器和组合逻辑控制器。P145微程序控制器：基本思想：仿照解题的方法，把操作控制信号编制成微指令,存放到控制存储器里，运营时，从控存中取出微指令,产生指令运营所需的操作控制信号。从上述可以看出，微程序设计技术是用软件方法来设计硬件的技术。简版:将微操作序列代码化,存放于控制存储器中执行指令时，依次读取微指令,产生控制信号硬连线控制器的基本思想是:某一微操作控制信号是指令操作码译码输出、时序信号和状态条件信号的逻辑函数,即用布尔代数写出逻辑表达式,然后用门电路、触发器等器件实现微程序控制器的组成原理框图。P147什么是微指令?说明机器指令与微指令的区别。指令，即指机器指令,是计算机执行某种操作的命令。每一条指令可以完毕一个独立的算术运算或逻辑运算操作。控制部件通过控制线向执行部件发出各种控制命令,通常把这种控制命令叫做微命令,而一组实现一定操作功能的微命令的组合，构成一条微指令。许多条微指令组成的序列构成了微程序,微程序则完毕对指令的解释执行。

微指令:把在同一ＣPU周期内并行执行的微操作控制信息,存储在控制存储器里，称为一条微指令(它是若干微命令的组合,存放在一个控制存储器单元中。一条微指令通常至少包含两大部分信息:操作控制字段,又称微操作码字段，用以产生某一步操作所需的各个微操作控制信号。顺序控制字段,又称微地址码字段，用以控制产生下一条要执行的微指令地址。）微周期：读取一条微指令并执行所需的时间微命令：控制部件向执行部件发出的各种控制命令叫作微命令，它是构成控制序列的最小单位。微操作:微命令的操作过程,由微命令控制实现的最基本操作什么是解决机字长？（机器字长是指计算机能直接解决的二进制数据的位数,决定了计算机的运算精度。通常与主存单元的位数一致）解决机运算器中一次可以完毕二进制运算的位数。双总线结构机器的数据通路。P１40 流水CPＵ、并行解决技术,流水线中的重要问题流水方式CPU：指令部件、指令队列、执行部件指令流水线指令队列:FIＦO执行部件:可以有多个采用流水线方式构成的算术逻辑部件构成，可以将定点运算部件和浮点运算部件分开。并行解决技术（广义含义）:只要在同一时刻（同时性）或在同一时间间隔内（并发性）完毕两种或两种以上性质相同或不同的工作,他们在时间上互相重叠,都体现了并行性三种形式1、时间并行(重叠）：让多个解决过程在时间上互相错开，轮流使用同一套硬件设备的各个部件，以加快硬件周转而赢得速度，实现方式就是采用流水解决部件2、空间并行(资源反复）：以数量取胜,它能真正的体现同时性,LSI和VＬSI为其提供了技术保证。3、时间+空间并行，Pｅntiｕm中采用了超标量流水线技术。流水线中的重要问题：资源相关:多条指令进入流水线后在同一时钟周期内争用同一功能部件。解决办法:后边指令拖一拍再推动;增设一个功能部件数据相关ＲAW(ReａdAｆｔeｒWｒite)后面指令用到前面指令所写的数据WAＷ(WｒｉteＡftｅrWrite)两条指令写同一个单元在简朴流水线中没有此类相关，由于不会乱序执行ＷAＲ（ＷriｔeAfｔerRead)后面指令覆盖前面指令所读的单元在简朴流水线中没有此类相关解决办法：可以推后后继指令对相关单元的读操作设立相关的直接通路(Fｏrｗａrdｉng）控制相关引起因素：转移指令解决办法:延迟转移法，转移预测法总线的特性、单总线结构、多总线结构总线是构成计算机系统的互联机构，是多个系统功能部件之间进行数据传送的公共通路。总线的特性可分为：物理特性、功能特性、电气特性、时间特性。物理特性:总线的物理连接方式(根数、插头、插座形状,引脚排列方式)功能特性：每根线的功能（数据线、地址线、控制线）电气特性：每根线上信号的传递方向及有效电平范围。时间特性：规定了每根总线在什么时间有效。单总线：使用一条单一的系统总线来连接CPU、内存和I/O设备。多总线：在ＣPU、主存、I/O之间互联采用多条总线总线的信息传送方式串行传送：使用一条传输线重要优点是成本比较低廉缺陷就是速度慢并行传送：每一数据位需要一条传输线分时传送:总线复用(某传输线上既传地址信息，又传数据信息)或是共享总线的部件分时使用总线总线的仲裁方式集中式仲裁:仲裁方式必有一个中央仲裁器，它受理所有功能模块的总线请求，按优先原则或公平原则。分布式仲裁:分布式仲裁不需要中央仲裁器,每个功能模块都有自己的仲裁号和仲裁器。集中式仲裁：每个功能模块有两条线连到总线控制器请求信号线ＢＲ授权信号线ＢＧＢＳ表达总线使用情况:1为使用中,0为空闲集中式仲裁有三种：链式查询方式2、计数器定期查询方式3、独立请求方式链式查询方式:BＧ串连离中央仲裁器最近的设备具有最高优先权，离总线控制器越远，优先权越低。优点:只用很少几根线就能按一定优先顺序实现总线控制，并且这种链式结构很容易扩充设备。缺陷:是对询问链的电路故障很敏感，优先级固定。计数器定期查询方式：通过ＢR线发出总线请求；BS线为０时，计数器开始计数，计数值通过一组地址线发向各设备；当计数值与请求总线的设备地址一致时，BS置1,获得总线使用权；每次计数可以从“0”开始,也可以从中止点开发始。计数器的初值可用程序来设立,以方便地改变优先顺序。在独立请求方式中:每个设备均有一对总线请求线BRi和总线授权线BGi。总线仲裁器中有一个排队电路，它根据一定的优先顺序决定一方面响应哪个设备的请求,发出授权信号BGｉ。独立请求方式的优点是响应时间快,对优先顺序的控制相称灵活。因此当代总线标准普遍采用该方式。分布式仲裁:不需要中央仲裁器，而是多个仲裁器竞争使用总线。当它们有总线请求时,把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。假如仲裁总线上的号大，则它的总线请求不予响应,并撤消它的仲裁号。最后,获胜者的仲裁号保存在仲裁总线上。显然，分布式仲裁是以优先级仲裁策略为基础。什么是总线的定期?同步定期和异步定期总线定期总线的信息传送过程：请求总线、总线仲裁、寻址、信息传送、状态返回。总线定期：是指事件出现在总线上的时序关系。同步定期:异步定期:总线定期是总线系统的又一核心问题之一。为了同步主方、从方的操作，必须制订定期协议，通常采用同步定期与异步定期两种方式在同步定期协议中，事件出现在总线上的时刻由总线时钟信号来拟定，总线周期的长度是固定的。在异步定期协议中,后一事件出现在总线上的时刻取决于前一事件的出现,即建立在应答式或互锁机制基础上，不需要统一的公共时钟信号。在异步定期中,总线周期的长度是可变的。当代的总线标准大都能支持以下数据传送模式：①读/写操作;②块传送操作；③写后读、读修改写操作;④广播、广集操作。单总线、多总线结构的性能特点？单总线结构特点：被限定在一个被所有设备所能承受的通用时钟频率(CｌockFreｑｕeｎｃy)上面，系统的整体性能不高。在单总线结构中，规定连接到总线上的逻辑部件必须高速运营，以便在某些设备需要使用总线时,能迅速获得总线控制权；而当不再使用总线时，能迅速放弃总线控制权。否则,由于一条总线由多种功能部件共用,也许导致很大的时间延迟。CＰＵ与I/O之间数据传输的控制方式有：1、程序查询方式P2３92、程序中断方式Ｐ242(由软件和硬件共同实现)3、直接内存访问方式(ＤMA)P2534、通道方式P261ﻩﻩ由硬件实现I/O接口的重要功能:Ｐ19２控制，缓冲，状态,转换,整理,程序中断。I/Ｏ地址编址方式有哪些?各有什么优缺陷？独立编制方式：Ｉ/O与存储器分别编址(存储器和I/Ｏ端口在两个独立的地址空间中） (1)优点:I/Ｏ端口的地址码较短，译码电路简朴,存储器同I/O端口的操作指令不同，程序比较清楚；存储器和Ｉ/O端口的控制结构互相独立,可以分别设计(２)缺陷:需要有专用的I／Ｏ指令,程序设计的灵活性较差统一编制方式：I/O与存储器一起编址（存储器和I／O端口共用统一的地址空间,当一个地址空间分派给I／Ｏ端口以后，存储器就不能再占有这一部分的地址空间)(１)优点：不需要专用的I/O指令,任何对存储器数据进行操作的指令都可用于I/O端口的数据操作，程序设计比较灵活；由于Ｉ／O端口的地址空间是内存空间的一部分，这样,I/Ｏ端口的地址空间可大可小，从而使外设的数量几乎不受限制(2)缺陷：I/Ｏ端口占用了内存空间的一部分，影响了系统的内存容量；访问I/Ｏ端口也要同访问内存同样,由于内存地址较长，导致执行时间增长什么是程序查询方式、中断方式和DMＡ方式?程序查询方式是CPU管理I/O设备的最简朴方式,CＰU定期执行设备服务程序，积极来了解设备的工作状态。这种方式浪费ＣPU的宝贵资源。程序中断方式是各类计算机中广泛使用的一种数据互换方式。当某一外设的数据准备就绪后，它“积极”向CPU发出请求信号。ＣＰＵ响应中断请求后,暂停运营主程序,自动转移到该设备的中断服务子程序,为该设备进行服务,结束时返回主程序。中断解决过程可以嵌套进行,优先级高的设备可以中断优先级低的中断服务程序。DＭＡ，全称为存储器直接读取,它是一种机制，用以实现I/O设别与进程之间的数据异步传输。（描述性回答，重点在于异步传输)ＤMＡ基本思想是:通过硬件控制实现主存与I/O设备间的直接数据传送，在传送过程中无需CPU的干预。数据传送是在DＭA控制器控制下进行的。优点：速度快。有助于发挥CPU的效率。 DMＡ方式采用以下三种方法：①停止ＣＰU访内；②周期挪用（合用于Ｉ/O设备的额读写周期大于内存的存取周期）需要外设申请总线,所以前面的那句话;③DMA与CPＵ交替访内。DMA控制器按其组成结构,分为选择型和多路型两类。(合用于CＰＵ的工作周期大于内存的工作周期，这时候总显得合用全是分时合用的，有分时控制!）中断的过程。P242什么是中断向量?中断向量：当CPU响应中断时,由硬件直接产生一个固定的地〗址(即向量地址)由向量地址指出每个中断源设备的中断服务程序入口，这种方法通常称为向量中断。单级中断、多级中断单级中