周四实验-bjt设计的一般方法

WcWbXj完善设计方案。fT，BVCBOPCMICM等；而将电学参数按三大类进行汇总，在括号内与它有关的主要参数。A、直流VCESrb(WbNBlese)rcs(NCWCAC)有关fT：由传输延迟时间ecAe,b(WbNb)，C(AC，GPfT，CC(AC，Apad)rb(Wb,NBLese)决定开关时间ton和toff：主要与Ae,AC基区和集电区少子和集电区厚度WC。NF：NFrbfT或与WB、NB有关。数PN1所示。因此，纵向结构设计的任务有两个：首先是选取纵向尺寸，即决定衬底厚度Wt、集电区厚度WC、基区厚度WBXjeXjc等；其次是确定纵向杂质浓度和杂质分布，即确定集NCNsubNESNBS以及基区杂质浓度分布NB()等，并将上述参数转换成生产中的工艺控制参数。11、集电区杂质浓度或电阻率的集电区电阻率的最小值主要由击穿电压决定，最大值受集电区串联电阻。例如，提高击穿电压要求集电区具有高的电阻率C,而增大ICM、降低VCESfT却希望集电区具有较低的电阻率。对上述参数进行仔细分析后可V可用突变结近似，对于Si器件击穿电压为

610

61013 6 NC

n1

) 2、集电WC的选择原界击穿时的耗尽层宽度。对于高压器件，在击穿电压附近，集电结可用突2 WCXmB 0

CBO

C可见，为了提高击穿电压，改善二次击穿特性，希望集电区厚度WC饱和压降VCES增大，因此WC的最大值受串联电阻限制。 C、B和E、扩散长度3、基区厚在晶体管的电学参数中，电流放大系数VPT,fT以及GP等，都与基区厚度有关。那基区厚度的最大值和最小值受那些因素

W2 B2的最大值可按下式估计：W nb 2 AD AD

4、扩散结结深却又受条宽限制，当发射极条宽seXj条件时，扩散结面仍可近似当做平间增长。按照旋转椭圆的关系，可以解出当se与Xj接近时，有效特征频率为 f

(W

21 0式中XjcXjc2Xjc0 X

Xjc

5、杂质

2的情况主要影响晶体管的发射效率rbrb要求提高基区平均杂质浓度NB和表面浓度NBS。同时，提高基区平均杂质浓度，也有利于

102。而发射区表面较深时，也可选取到11021cm-3。6、厚度和质的厚度等于外延层厚度和衬底厚度之和。外延层厚度主要由集电结结外延层厚度时也存在一定误差。因此在选取外延层厚度时必须留有一定的的余300um以上，但最后都,1、晶体管的图形GPf2是衡量器件性能的主要参数。图形优值就是由高频优值GPf2为Gpf28rC

bL由式（7）看出，要提高晶体管的高频优值，必须减小rbCC,提高fT。当纵向结构参数确定之后，基极电阻rSeRsbCC=(Crc+Cpad)(A+Apad),特LbEfT中的e=reCTeAe,rbCCGf2[Ae(AbApad)]1 b p p式中

LEbb

LE pp

可见，GPf2就越大。由于集中反映了图形的周长面积比，反映了器件的功率和频率的，因此可以将e，b，p作为衡量图形结构优劣的参数，并称他们为图形的优值。显然e越大，AefT越高。而提高e大而发射结面积小的优值图形。同样，为了提高b和p，必须把一定的发射极周长压缩到尽可能小的基区面积Ab和延伸电极面积Apad内，以减小rbCC,,GPf2。因此，一个优质图形必须在一定的电流容量下，具有尽可能小的结面积（1）有效条宽seff的限制。3梳状结SiO2层上，梳状结构的缺点是：当器件的高频优值要求较高时e和p增大，发射极条功率增益GP下降。4覆盖结覆盖结构的特点是：发射极金属电极覆盖在发射极引线孔和浓硼区上面的i2erb覆盖结构的主要缺点：bGpf2不太高。覆盖结构的部分基极引线5网格结图（6）为网格结构的示意图，其中图6（C）是网格结构的基本单元。与上引出，而基极电极则覆盖在发射区上面的厚SiO2层上。由于基区和发射区位菱形结SiO2层下面的基区上。同样，基SiO2层上。因此，菱形结构对工艺要求1um1um66以得到较高的频率特性。对于特征频率fT400MHZ的频功率器件，一般都征频率在以上的微波电器，一般选用菱形结构。2、晶体管横向结构参数的的基区还可以再分割。例如，功率为50W的器件就可以分为5个10W的子管芯发射极总周长由于存在电流集边效应，使发射极有效条宽受到限制，但在有效条宽Ieo

L 当f=20~400MHZ时，Ieo=0.8~1.6A/cm；2seff.仍然按se2seff选取条宽，就会给工艺造成，使器件成品率下降。因此，在单元发射极条长le:qll3nsM(kT/I IE

SM为金属电极条宽，RSM是电极薄层电阻。若电极金属为铝，其电阻条长也可以按经验选取。一般将长宽比

)控制在30以内，而且频率越高，

)控制20以内 延伸电MOS电容与管壳电容一起超过集电结1.5~3倍。同时，为了使发射极电流分布均匀，并尽量缩短内引线长度，以基本原理及课程简某些应用领域中仍然在继续使用。这个工艺流程只需七块光刻掩模版，首先在－衬底上生长一层初始氧化层，并光刻出P＋窗口；然后进行基极欧姆接触区的P+注入，并对基极欧姆接触区和发射区注入技术在衬底上生长出来，这项技术称为“标准埋层集电区工艺（SBC。接触可以在较厚的场氧化层上形成，这样就使器件的结面积大大缩小。此程设计拟采用的双极型晶体造工艺流程如下：工艺→氧化→光刻（光刻基区）→硼预扩散→硼再扩散（基区扩散硅片液液2、氧化工（一、氧化原电路工艺最重要的工艺之一，本实验为热氧化二氧化硅工艺。密度用F1表示。流密度定义为单位时间通过单位面积的粒子数。界面，其流密度用Ｆ2表示。氧化剂在Ｓi表面与Ｓi反应生成ＳiＯ2，流密度用Ｆ3（二）艺步降温时间30分钟。3、光刻工（一、光刻原光刻工艺是加工制造集成电路微图形结构的关键工艺技术，于印刷技胶、、显影、腐蚀等工序。集成电路对光刻的基本要求有如下几个方面：高分辨率：一个由10万元件组成的集成电路，其图形最小条宽约为因此，时间应短，这就要求光刻胶的灵敏度要高。低缺陷：如果一个集成电路上出现一个缺陷，则整个将失效，集10多次，因此，要求光刻精密的套刻对准：集成电路的图形结构需要多此光刻完成，每次都需液，后，由于光化反应交链成难溶大分子而留下，未部分溶于显影液而显掉。由此完成图形。本实验采用负性光刻胶。（二）艺步 10分钟，甩干后在显微镜下检查是否腐蚀干净，若未腐蚀干四、硼扩散工（一表示恒定表面浓度（杂质在预扩散温度的固溶度）D1为预扩散温度的扩散系数，x表示由表面算起的垂直距离（cm）,他为扩散时间。此分布为余误2N(x,t)=Qe-x2/4D22(πD2Q=∫∞0 （二）艺步1（2）源瓶，并倒好硼源2、硅片：硅片（见工艺实验将好的硅片甩干3、将干净、甩干的硅片涂上硼源45R□值。995-98℃。干氧完成后，开湿氧流量化层，冲洗干净后，检测R□值，结深。4（一、工艺原，D系数，x表示由表