第3章内部存储器

第3章内部存储器

本章主要学习内容存储器的分类、技术指标静态SRAM存储器原理及应用动态DRAM存储器原理及应用只读存储器和闪速存储器并行存储器Cache存储器原理及应用1第3章内部存储器

本次课学习内容及要求理解存储器的作用及分类掌握存储器的层次结构熟悉半导体存储器的性能指标及其分类掌握静态SRAM存储器原理及应用掌握动态DRAM存储器原理及应用23.1存储器概述3.1.1存储器在计算机系统中的作用计算机运行过程中，存储器是各种信息存储和交换中心。第3章3存储器的作用主要体现在：1.实现“存储程序控制”，存放执行的程序和所需数据；2.高速输入输出设备可采用DMA（直接存储器存取）方式或通道方式与存储器直接交换数据；3.可采用“共享存储器”技术实现存储共享数据；如：采用存储器共享数据可实现不同处理器之间的通信。第3章43.1.2存储器的分类1.按存取方式分类（1）随机存储器(RAM)：可对存储器单元随机存取，一般用作主存和Cache。（2）只读存储器(ROM)：存储器内容只能随机读出不能写入，断电后信息不丢失。一般用于存放不需改变的信息。（3）顺序存储器

(SAM)：SAM中内容只能按顺序存取，如磁带。第3章52.按存储介质分类（1）半导体存储器：有MOS型和双极型存储器两大类；存取速度快，可靠性高，存储体积较小，但断电时不能保存信息。（2）磁表面存储器：金属或塑料基体上涂上一层磁性材料记录载体；速度慢、成本低、容量大，非易失性，多用作辅助存储器。（3）光存储器：采用激光读写，存储容量很大，分只读型、一次写入式，可读写式3种，是目前使用非常广泛的辅助存储器。第3章63.按在计算机系统中的作用分类（1）高速缓冲存储器Cache

：位于主存和CPU之间，存放正在执行的程序段和数据。存取速度很快，可与CPU速度匹配。但存储容量小，价格高。（2）主存储器：存放计算机运行期间所需程序和数据。CPU可直接随机进行读/写访问。存取速度较高，具有一定容量。

（3）辅助存储器：存放当前暂不参与运行的程序和数据及需永久保存的信息。容量极大，成本低，存取速度低，位于主机外部，CPU不能直接访问。第3章74.按信息的可保护性分类（1）易失性存储器：断电后，存储信息就消失，如半导体存储器；（2）非易失性存储器：断电后，存储信息仍然保存。如磁介质和光介质存储器。第3章83.1.3存储器的层次结构目的：解决存储容量、存取速度和价格间的矛盾方法：采用多级存储层次三级存储系统示意第3章9（1）Cache-主存层原因：CPU与主存速度不匹配，造成CPU等待数据而处于空闲状态；依据：程序局部性原理，将程序或数据块事先从主存调入Cache；效果：存取速度接近Cache，容量接近主存，每位价格接近主存。实现：完全由硬件实现，对用户是透明的；第3章10（2）主存-辅存层原因：主存价格较高，故容量不宜太大，将暂时不用程序和数据存放在辅存，需要时调入；效果：存取速度接近主存，容量接近辅存，每位价格接近辅存。实现：由硬件和存储管理软件实现，一般操作系统都有存储管理功能，形成虚拟存储器；第3章113.1.4半导体存储器性能指标及分类1.性能指标（1）存储容量：存储器可存储的二进制信息总量。存储器由多个存储单元构成，每个存储单元可存放若干二进制位。那么：存储器容量单位：12（2）存取速度：用存取时间和存取周期来衡量①存取时间（访问或读写时间）：从启动一次存储器操作到完成该操作所经历时间。越小，存取速度越快。②存取周期（访问或读写周期）：存储器进行一次完整读写操作所需时间。即两次连续访问存储器（读或写）操作间所需最小时间间隔。（3）主存带宽（数据传输率）：每秒从主存进出信息的最大数量，单位（字/秒、字节/秒或位/秒），反映存储器数据吞吐率。第3章13（3）可靠性——在规定时间内存储器无故障工作的时间。（4）功耗——每个存储单元所消耗的功率，或是每芯片总功率。（5）价格——通常用每位价格来衡量，总价格包括存储元件、外围电路的总价格。第3章142.半导体存储器的分类第3章153.2SRAM存储器1.存储器芯片基本结构存储单元的集合决定选中那个存储单元片选信号读写控制输出允许数据输出地址输入16常用存储器芯片17（1）存储矩阵：存储单元组成的集合2.存储器芯片构成（2）译码电路：对地址信号进行译码，选中存储矩阵中的存储单元单译码方式双译码方式18（3）读写控制逻辑读写控制R/W，具体芯片引脚一般为WE；片选信号CE，具体芯片引脚一般为CS；输出允许信号OE；（4）输入/输出控制电路

在读写控制和输出信号允许条件控制下，采用双向的三态缓冲器与数据总线相连。P70：32K*8位SRAM逻辑结构图193.3DRAM存储器1.DRAM的位电路电容Cs有无电荷表示1和0；写操作：字线高电平，使T导通，位线若为高电平，Cs充电，写1，位线若为低电平，Cs放电，写0；读操作：字线高电平，使T导通，若位线有电流，说明存放为1，若无则为0；由于电容存在缓慢放电现象，一定时间后会使信息丢失，故需定期将信息读出并照原样写入，称刷新。202.DRAM的刷新

为了维持DRAM记忆单元的存储信息，每隔一定时间必须刷新。一般选定的最大刷新间隔为2ms或4ms甚至更大，也就是说，应在规定的时间内，将全部存储体刷新一遍。第3章213.刷新方式

（1）集中刷新

在一个刷新周期内，利用一段固定时间，依次对存储器中所有行逐一刷新，刷新期间停止读写操作。优点：读写操作时不受刷新工作的影响，系统存取速度比较高。缺点：在集中刷新期间必须停止读写，这一段时间称“死区”，且存储容量越大，死区就越长。第3章22（2）分散式刷新

把一个存储周期分为两半段，周期前半段时间用来读/写操作或维持信息，周期后半段时间作为刷新操作时间。优点：没有死区。缺点：加长了系统的存取周期，降低了整机的速度。第3章23

主要任务：解决刷新和CPU访问存储器之间的矛盾。通常，当刷新请求和访存请求同时发生时，应优先刷新操作。也有些DRAM芯片本身具有自动刷新功能，即刷新控制电路在芯片内部。4.刷新控制第3章24

（1）刷新对CPU是透明的；（2）每一行中各记忆单元同时被刷新，故刷新操作时仅需行地址，不需列地址；（3）刷新操作类似于读出操作，但不需信息输出。另外，刷新时不需加片选信号，即整个存储器中的所有芯片同时被刷新；（4）因所有芯片同时被刷新，所以在刷新时应从单个芯片存储容量着手，而不是从整个存储器容量着手。5.DRAM刷新注意问题第3章25第3章

3.3.4存储器容量的扩充半导体存储器芯片：多字一位存储芯片：2K×1多字多位存储芯片：2K×16

一片存储器芯片的容量和字长有限，要组成一个大容量定字长存储器模块，常需几片或几十片用一定连接方式在字向和位向进行扩展。

所需芯片数＝存储器总容量/芯片容量

26第3章

1.字长位数扩展——芯片中每单元位数不满足系统要求，需进行位扩展。如：1K×4位组成1K×8位RAM，有10根地址线和4根数据线。10根地址线满足存储单元数量要求。4根数据线不能满足存储器位数要求，要进行位扩展。每片上数据4位，需两片形成8位。27第3章

2.字存储容量扩展——芯片每个单元位数满足系统要求，但存储容量不够，需进行字扩展。用16K×8芯片组成64K×8存储器；进行字扩展。需4个芯片，数据端与数据总线相连，地址总线连接各芯片。28第3章

3.字位同时扩展——芯片单元数和位数都不满足系统要求。如：1K×4组成2K×8的RAM，要字位同时扩展。位扩展，两个芯片分为一组，形成1K×8位存储容量。字扩展，需两组共4片。寻址2KB的RAM需11根地址线，各组芯片10根