DJ17 第4章(2)-主存储器的组织课件

—关于存储器的组织目的:用不同容量和不同数量的存储器芯片构成一个存储器系统,实现与CPU的连接。涉及内容:

存储器的逻辑设计

动态存储器的刷新4.3主存储器组织应解决的问题:

芯片的选用

地址分配片选逻辑信号线的连接多大容量,位数,多少片等将CPU提供的全部地址空间的哪些地址空间分配给所设计的存储器,怎样分配,电路中如何体现如何产生芯片所需片选信号所有信号线如何连接线路连接的原理框图:CPU存储芯片2存储芯片1存储芯片

n....地址总线数据总线控制总线地址译码电路(产生片选信号)地址....存储器寻址逻辑2.地址分配与片选逻辑芯片内的寻址系统芯片外的地址分配与片选逻辑为芯片分配哪几位地址,以便寻找片内的存储单元.由哪几位地址形成芯片选择逻辑,以便寻找芯片.存储空间分配:本例假设:4KB存储器在16位地址空间(64KB)中占据任意连续区间。即本4KB占据64KB的哪4K空间?A15…A12A11A10

A9·····A0任意值片选

芯片地址

低位地址分配给芯片,高位地址形成片选逻辑。64KB1K41K41K41K41K41K41K41K44KB11

0······

·011

1······

·110

1······

·110

0······

·001

1······

·101

0······

·000

0······

·000

1······

·1×000-×3FF×400-×7FF×800-×BFF×C00-×FFF(需要12位地址A11~A0,每块芯片需要10位地址A9~A0)1KA9～A0CS0A11A101KA9～A0CS3A11A101KA9～A0CS1A11A101KA9～A0CS2A11A10低位地址分配给芯片,高位地址形成片选逻辑。芯片芯片地址片选信号片选逻辑即每一组的连接详图(如0组):

2114(1K4)

2114(1K4)D7D6D5D4D3D2D1D0D3D2D1D0D7D6D5D4R/WWE地址总线A9~A0A11A10CS0CSCS+A11A10某半导体存储器,按字节编址。其中,0000H~07FFH为ROM区,选用EPROM芯片(2KB/片);0800H

~

13FFH为RAM区,选用RAM芯片(2KB/片和1KB/片)。地址总线A15~A0。给出地址分配和片选逻辑。例2.1.计算容量和芯片数ROM区:2KBRAM区:3KB存储空间分配:2.地址分配与片选逻辑先安排大容量芯片(放地址低端),再安排小容量芯片。便于拟定片选逻辑。共3片(5K)(0000H~13FFH)A15A14A13A12A11A10A9…A05KB需13位地址寻址:A12

~

A000000

0……0000001……10000H07FFH000011……1000010……00800H0FFFH0001001…..10001000….01000H13FFH64KB1K

2K(ROM)

2K

(RAM)(RAM)即:对2K的ROM,有A12A11

=

00对2K的RAM,有A12A11

=

01对1K的RAM,有A12A11A10=

100CPU地址总线

2KRAM

2KROM

1KRAM数据总线D7~D0D7~D0D7~D0A12

A11

CSCSCSR/WA10~A0A10~A0A9~A0A11A12A10A11A12CPU2KROM2KRAM1KRAM数据总线D7~D0A0A10.........—关于全译码、部分译码和线译码例1:用2114(1K4)SRAM芯片组成2K8的存储器。地址总线A15~A0,双向数据总线D7~D0。

所需芯片数量:4片

分配地址范围:1000H

～

17FFHA15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A00001000

0

0

00000000001011

1

1

111111110位地址直接与芯片相连A10如何使用？将整个2K8的地址范围1000H~17FFH分给两个组,即两个1K8:1000H～13FFH1400H～17FFHA15A14A13A12A11

A10A9A8A7A6A5A4A3A2A1A00001

00

0

0

0

0

00

00

000001

0011

1

1

11

11

110001

01

00

0

0

00

00000001

01

11

1

1

11

1111低10位地址直接与芯片相连第一组第二组第一组第二组方式之一:A9～A0A9～A01K4RAM1K4RAM1K4RAM1K4RAMD3～D0D7～D4D3～D0D7～D4CS1CS2A15～A10=000100译码A15～A10=000101

译码将除了与芯片连接的地址以外的所有高位地址用于译码产生片选信号,称为全译码方式。方式之二:A9～A0A9～A01K4RAM1K4RAM1K4RAM1K4RAMD3～D0D7～D4D3～D0D7～D4CS1CS2A11A10=00译码A11A10=01

译码将除了与芯片连接的地址以外的部分高位地址用于译码产生片选信号,称为部分译码方式。三种译码方式的应用场合:三种译码方式的优缺点:—全译码方式的译码电路更为复杂,部分译码和线译码相对简单。—部分译码和线译码时,存储器扩展比较困难。例:

所设计的存储器达到CPU提供的全部存储空间时,必须用全译码,且任何时候都可以使用全译码方式。所设计的存储器未达到CPU提供的全部存储空间时,可以用部分译码或线译码。可采用全译码与部分译码相结合的方式,即部分芯片用全译码,另一些芯片采用部分译码。上例中：若采用线译码方式,用地址线A10的“0”和“1”来区分两组芯片,当需要扩展存储芯片时,为新扩展芯片分配任何地址都将与已有的存储空间的地址A10重叠,因此必须修改原有地址译码电路。如再用1K4芯片扩展一组2KB存储器,分配地址空间1800H~1FFFH(即1800H~1BFFH和1C00H~1FFFH):0001

10

0

0

0

0

00

00

000001

1

011

1

1

11

11

11A15A14A13A12A11

A10A9A8A7A6A5A4A3A2A1A00001

1

1

0

0

0

0

00

00

000001

1

1

11

1

1

11

11

11与采用线译码重叠如果采用部分译码,扩展的存储空间的地址分配会受到一定限制。按前面的例子,新扩展的地址的A11

A10不能为00和01。如果采用全译码,则没有上述问题。任何时候都可以使用全译码。如再用1K4芯片扩展一组2KB存储器,分配地址空间2000H~27FFH:0010

00

0

0

0

0

00

00

000010

0

111

1

1

11

11

11A15A14A13A12A11

A10A9A8A7A6A5A4A3A2A1A0与采用部分译码重叠A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0001000

000000000

0001000

111111111

1001001

000000000

0001001

111111111

1001010

000000000

0001010

111111111

1001011

000000000

0001011

111111111

1001100

000000000

0001100

111111111

1001101

000000000

0001101

111111111

1

用于连接芯片的地址线为A9

~A0

A10以上地址线用于译码产生片选信号

任何一个区域的A15

A14

A13=001

A12

A11A10体现不同区域的地址上的区别000001010011100101第一区第二区第三区第四区第五区第六区

采用的译码方式—全译码方式

3-8译码器EN1A15A14A13Y0Y1Y2Y3Y4Y5Y6Y7EN2EN3

芯片1

芯片2

芯片4

芯片3

芯片6

芯片5CS1CS2CS3CS4CS5CS6

3-8译码器A12A11A10EN1/2+5VY0Y1Y2Y3Y4Y5EN3001M/IO例4:用两片8KB的SRAM芯片组成16KB的存储器。地址总线A15~A0,数据总线D7~D0。

采用的地址分配:0000H~1FFFH和2000H~3FFFH00000000000000000001111111111111A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0第一片第二片00100000000000000011111111111111第一片和第二片的地址的高三位A15A14A13分别为000和001,体现区别的位是A13可以采用线译码方式:A12~A08KB

8KBD7～D0CS1CS2A13=0A13=1A12~A0D7～D0R/WR/W地址总线数据总线—假设再扩展两片8KB的容量作以下地址分配:4000H~5FFFH和6000H~7FFFH01000000000000000101111111111111A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0第三片第四片01100000000000000111111111111111连同已有的第一片和第二片,地址分配情况是:00000000000000000001111111111111A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0第一片第二片001000000000000000111111111111110000H~1FFFH和2000H~3FFFH4000H~5FFFH和6000H~7FFFH01000000000000000101111111111111第三片第四片01100000000000000111111111111111只有两片芯片时,A13=0选中第一片,增加两片后,第三片的A13也等于0,

同样A13=1选中第二片,但第四片的A13也等于1。因此,仅用A13不能区分对不同芯片的访问,可以采用部分译码方式。

第一片:A14A13=00第二片:A14A13=01第三片:A14A13=10第四片:A14A13=11有以下逻辑电路:

采用部分译码方式数据总线A12~A08KB

8KBD7~D0CS1CS2A12~A0D7~D0R/W地址总线

8KBCS3

8KBCS4D7~D0A14A132:4译码器A14A13=00=01=10=11—假设在上述四片的基础上,再扩展两片8KB的容量作以下地址分配:8000H~9FFFH和A000H~BFFFH连同已有的四片芯片,地址分配情况是:0000H~1FFFH和2000H~3FFFH4000H~5FFFH和6000H~7FFFH8000H~9FFFH和A000H~BFFFHA15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A000000000000000000001111111111111001000000000000000111111111111110100000000000000010111111111111101100000000000000111111111111111第一片第二片第三片第四片10000000000000001001111111111111第五片10100000000000001011111111111111第六片只有四片芯片时,A14A13=00选中第一片,但又增加两片后,第五片的A14A13也等于0,

同样A14A13=01选中第二片,但第六片的A14A13也等于01。因此,仅用A14A13不能区分对不同芯片的访问,需采用全译码方式。

第一片:A15A14A13=000第二片:A15A14A13=001第三片:A15A14A13=010第四片:A15A14A13=011有以下逻辑电路:第五片:A15A14A13=100第六片:A15A14A13=101

采用全译码方式数据总线A12~A0D7~D0CS1A12~A0D7~D08KB(1)R/W地址总线D7~D0A15A14A13=000=011=001=0108KB(2)8KB(3)8KB(4)8KB(6)A12~A0A12~A0D7~D03:8译码器CS3CS2CS4...........CS6=101结论:(1)采用线译码和部分译码方式,译码线路简单,但是可扩展性差;(2)采用哪一种译码方式取决于所设计的存储系统的容量;(3)任何容量的存储器系统都可以采用全译码方式,可扩展性好。例:仅有两片8KB的芯片时,采用全译码方式:A12~A08KB

8KBD7～D0CS1CS2A12~A0D7～D0R/WR/W地址总线数据总线3:8译码器A15A14

A13A15A14A13=000A15A14A13=001例5.用16K8芯片1片、8K8芯片3片、4K8芯片4片、2K8芯片3片、1K8芯片1片,构成一个63K8的存储器,地址总线16条。存储芯片总数:12片地址空间分配:4K8:

(4片)

5000H

~

5FFFH4000H

~

4FFFH3000H

~

3FFFH2000H

~

2FFFH8K8:(3片)

A000H~BFFFH8000H~9FFFH6000H~7FFFH16K8:(1片)C000H

~

FFFFH2K8:(3片)

1800H

~

1FFFH1000H

~

17FFH0800H

~

0FFFH1K8:

(1片)

0400H

~

07FFH空闲区:

0000H

~

03FFH写出地址分配的二进制代码:A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A016K8K101

0000000000000101

111111111111

1100

0000000000000100

111111111111

111

0000000000000011

1111111111111

1011

0000000000000011

111111111111

100011

0000000000000011

1111111111

14K0101

0000000000000101

11111111111

10100

0000000000000100

11111111111

10011

0000000000000011

11111111111

10010

0000000000000010

11111111111

12K00010

0000000000000010

1111111111

100001

0000000000000001

1111111111

1000001

0000000000000001

111111111

11K由以上地址分配,设计出以下存储器译码电路:作16K8的片选CSA13作8K8

①的片选CS作8K8

③的片选CSA13