数字电子技术第7章(新)课件

概述第7章大规模集成电路本章小结随机存取存储器(RAM)

只读存储器(ROM)

可编程逻辑器件(PLD)

7.1概述

主要要求：

了解半导体存储器的作用、类型与特点。一、用SSI和MSI构成数字系统存在的问题从前几章所学的知识我们知道，用中规模器件实现电路比用小规模实现电路简单，但要构成一个较复杂的数字系统时，仍需多片SSI和MSI器件，因而存在着设备体积大、重量大、功耗高、成本高、可靠性差等缺点。若能把系统的全部或部分模块集成在一个芯片内，就可以有效地改善电子线路的性能。随着集成电路制造工艺的不断改进和完善，大规模集成电路也就应运而生了。近年来，随着电子设计自动化技术的发展，以及可编程逻辑器件的广泛应用，使电子电路设计方法和手段都得到了不断的改进和创新，也为大规模集成电路的应用开辟了新的途径。可以预见，大规模集成电路必将越来越广泛地应用于通信技术、计算机技术、自动控制技术等领域中，PLD的原理和应用是每个电子工程师必备的一门技术。大规模集成电路的制造技术和应用技术都得到了飞速发展，主要表现在以下几个方面。（1）密度越来越高单片密度已达十万、几十万、甚至几百万门，已进入超大规模和甚大规模阶段。（2）用户可编程且拥有多种编程技术如isp、icr。（3）设计工具不断完善现有的设计自动化软件即支持功能完善硬件描述语言如VHDL、Verilog等作为文本输入，又支持逻辑电路图、工作波形图等作为图形输入。从制造工艺分专用型：如手机芯片、电视机芯片从逻辑功能分PLDCPU单片机

三、LSI的分类通用型：如存储器、微处理器、单片机存储器双极型单极型从应用的角度分存储器的分类RAM双极型单极型静态动态ROMROMPROMEPROME2PROM闪速存储器例如计算机中的自检程序、初始化程序便是固化在ROM中的。计算机接通电源后，首先运行它，对计算机硬件系统进行自检和初始化，自检通过后，装入操作系统，计算机才能正常工作。二、半导体存储器的类型与特点只读存储器(ROM，

即Read-OnlyMemory)随机存取存储器(RAM，

即RandomAccessMemory)RAM既能读出信息又能写入信息。它用于存放需经常改变的信息，断电后其数据将丢失。常用于存放临时性数据或中间结果。例如计算机内存就是RAMROM

在工作时只能读出信息而不能写入信息。它用于存放固定不变的信息，断电后其数据不会丢失。常用于存放程序、常数、表格等。

一、半导体存储器的作用

存放二值数据

主要要求：

了解ROM的类型和结构，理解其工作原理。了解集成EPROM的使用。理解字、位、存储容量等概念。6.2只读存储器ROM的用途：1、存储各种程序代码；2、实现多输入、多输出逻辑函数真值表；3、代码的变换、符号和数字显示等有关数字电路及存储各种函数等。二、ROM的结构和工作原理(一)

存储矩阵由存储单元按字(Word)和位(Bit)构成的距阵

由存储距阵、地址译码器(和读出电路)组成图7.2.1ROM的电路结构框图44存储矩阵结构示意图

W3W2W1W0D3D2D1D0字线位线字线与位线的交叉点即为存储单元。每个存储单元可以存储1位二进制数。交叉处的圆点“”表示存储“1”；交叉处无圆点表示存储“0”。当某字线被选中时，相应存储单元数据从位线D3~D0输出。请看演示10111011从位线输出的每组二进制代码称为一个字。一个字中含有的存储单元数称为字长，即字长=位数。W31.存储矩阵的结构与工作原理

3.存储单元结构3.存储单元结构

(1)固定ROM的存储单元结构

二极管ROM

TTL-ROM

MOS-ROM

Wi

Dj

Wi

Dj

VCC

Wi

Dj

+VDD

1接半导体管后成为储1单元；若不接半导体管，则为储0单元。(2)PROM的存储单元结构

PROM出厂时，全部熔丝都连通，存储单元的内容为

全1(或全0)。用户可借助编程工具将某些单元改写为0

(或1),这只要将需储0(或1)单元的熔丝烧断即可。熔丝烧断后不可恢复，因此PROM只能一次编程。

二极管ROM

TTL-ROM

MOS-ROM

Wi

Dj

Wi

Dj

VCC

Wi

Dj

+VDD

1熔丝熔丝熔丝(3)可擦除PROM的存储单元结构

EPROM利用编程器写入数据，用紫外线擦除数据。其集成芯片上有一个石英窗口供紫外线擦除之用。芯片写入数据后，必须用不透光胶纸将石英窗口密封，以免破坏芯片内信息。E2PROM可以电擦除数据，并且能擦除与写入一次完成，性能更优越。用一个特殊的浮栅MOS管替代熔丝。

又称单译码编址方式或单地址寻址方式D1≈D7≈地址译码器0,01,031,031,10,11,1A0A1A431,70,71,7W0W1W31D0≈…………单地址译码方式328存储器的结构图1.单地址译码方式一个n位地址码的ROM有2n个字，对应2n根字线，选中字线Wi就选中了该字的所有位。328存储矩阵排成32行8列，每一行对应一个字，每一列对应32个字的同一位。32个字需要5根地址输入线。当A4~A0给出一个地址信号时，便可选中相应字的所有存储单元。例如，当A4~A0=00000时，选中字线W0，可将(0，0)~(0，7)这8个基本存储单元的内容同时读出。

基本单元为存储单元A5≈A7≈行地址译码器W0W1W15W31W16W17A0A1A3W255W240W241X0X1X15A4≈………双地址译码方式256字存储器的结构图A2列

地

址

译

码

器A6Y1Y15Y0又称双译码编址方式或双地址寻址方式地址码分成行地址码和列地址码两组2.双地址译码方式基本单元

为字单元例如当

A7~A0=00001111时，X15和Y0地址线均

为高电平，字W15被选中，其存储内容被读出。若采用单地址译码方式，则需256根内部地址线。256字存储器需要8根地址线，分为A7~A4和A3~A0两组。A3~A0送入行地址译码器，产生16根行地址线(Xi)；A7~A4送入列地址译码器，产生16根列地址线(Yi)。存储矩阵中的某个字能否被选中，由行、列地址线共同决定。图7.2.2二极管ROM的电路结构图具有两位地址输入码和4位数据输出的ROM的结构如下图所示组成：读操作程序使三态缓冲器的的/EN=0，从A1A0输入指定的地址码，则由地址所指定的存储单元中存放的数据便出现在输出数据线上。写操作：在写入数据时，首先应找出要写入0的单元地址，并输入相应的地址码，使相应的字线输出高电平，然后在相应的位线上按规定加入高电压脉冲，使稳压管UZ导通，写入放大器AW的输出呈低电平、低内阻状态，相应存储单元的三极管饱和导通，有较大的脉冲电流流过熔丝，并将其熔断。读操作：先读熔丝未熔断的，相应字线为高电平，电路等效为（a）图。再读熔丝熔断的，如图（b）。H（b）VCCHH（a）3EPROM：采用浮栅型MOS器件作为存储单元的一个元件，需紫外线照射才能擦除，大概需要10——30分钟，可擦除上万次。4EEPROM：同样采用浮栅工艺，但可利用一定宽度电脉冲擦除。三、集成EPROM举例27系列EPROM是最常用的EPROM，型号从2716、2732、2764一直到27C040。存储容量分别为2K8、4K8一直到512K8。下面以Intel2716为例，介绍其功能及使用方法。

(二)由CS、OE和VPP的不同状态，确定

2716的下列5种工作方式(1)读方式：当CS=0、OE=0，并有地址码输入时，

从D7~D0读出该地址单元的数据。(2)维持方式：当CS=1时，数据输出端D7~D0呈高阻隔离态，此时芯片处于维持状态，电源电流下降到维持电流27mA以下。(3)编程方式：OE=1，在VPP加入25V编程电压，在地址线上输入单元地址，数据线上输入要写入的数据后，在CS端送入50ms宽的编程正脉冲，数据就被写入到由地址码确定的存储单元中。(4)编程禁止：在编程方式下，如果CS端不送入编程正脉冲，而保持低电平，则芯片不能被编程，此时为编程禁止方式，数据端为高阻隔离态。(5)编程检验：当VPP=+25V，CS和OE均为有效电平时，送入地址码，可以读出相应存储单元中的数据，以便检验。下面将根据二极管ROM的结构图加以说明

(已编程二极管PROM的结构与之同理)

：

四、用PROM实现组合逻辑函数1.为什么用PROM能实现组合逻辑函数？

D3D2D1D04×4二极管ROM结构图

地址译码器A1A0地址码

输入字线信号位线输出信号D3D2D1D044二极管ROM结构图

地址译码器A1A0地址码

输入字线信号位线输出信号

地址译码器能译出地址码的全部最小项

图中当A1A0=11时，只有W3=1，而W0、W1、W2=0，

即译出最小项m3；

当A1A0=10时，只有W2=1，而W0、W1、W3=0，

即译出最小项m2；其余类推。存储矩阵构成或门阵列

图中

D3=m3+m2+m0D2=m2+m1

D1=m3+m0

D0=m3+m2

由于PROM的地址译码器能译出地址码的全部最小项，而PROM的存储矩阵构成了可编程或门阵列，因此，通过编程可从PROM的位线输出端得到任意标准与-或式。由于所有组合逻辑函数均可用标准与-或式表示，故理论上可用PROM实现任意组合逻辑函数。

1.为什么用PROM能实现组合逻辑函数？

五、用PROM实现组合逻辑函数为了便于用PROM实现组合逻辑函数，首先需要理解PROM结构的习惯画法。2.PROM结构的习惯画法AB与门和或门的习惯画法CY&ABCY≥1ABCY&ABCY≥1A1A0地址译码器(为与阵列)D3D2D1D0W3W2W1W0&A1A0=m3A1A0=m2A1A0=m1A1A0=m01存储矩阵(为或阵列)1&&&A1地址译码器(为与阵列)W3W2W1W0D3=m3+m2+m0D3=m2+m1D3=m3+m0D3=m3+m2

&1&&&1A0

m3

m2

m1

m0≥1≥1≥1≥1存储矩阵(为或阵列)

PROM结构的习惯画法3.怎样用PROM实现组合逻辑函数？[例]试用PROM实现下列逻辑函数解：(1)将函数化为标准与-或式(2)确定存储单元内容由函数Y1、Y2的标准与-或式知：与Y1相应的存储单元中，字线W1、W4、W5、W6对应的存储单元应为1；对应m1、m4、m5、m6与Y2相应的存储单元中，字线W3、W5、W6、W7对应的存储单元应为1。(3)画出用PROM实现的逻辑图A1≥1B1C1&&&&&&&&≥1m0m1m2m3m4m5m6m7地址译码器Y1Y2主要要求：

了解RAM的类型、结构和工作原理。了解集成RAM的使用。了解RAM和ROM的异同。7.3随机存取存储器

了解RAM的扩展方法。7.3.1静态随机存储器SRAM地址译码器存储矩阵读/写控制电路2n

mRAM的结构图

A0A0An-1………I/O0I/O1I/Om-1R/WCS一、SRAM的结构、类型和工作原理RAM与ROM的比较

相同处

★

都含有地址译码器和存储矩阵

★

寻址原理相同

相异处

★

ROM的存储矩阵是或阵列，是组合逻辑电路。

ROM工作时只能读出不能写入。掉电后数据

不会丢失。

★

RAM的存储矩阵由触发器或动态存储单元构

成，是时序逻辑电路。RAM工作时能读出，

也能写入。读或写由读/写控制电路进行控制。

RAM掉电后数据将丢失。RAM分类静态RAM(即StaticRAM，简称SRAM)动态RAM(即DynamicRAM，简称DRAM)DRAM存储单元结构简单，集成度高，价格便宜，广泛地用于计算机中，但速度较

慢，且需要刷新及读出放大器等外围电路。

DRAM的存储单元是利用MOS管具有极高的输入电阻，在栅极电容上可暂存电荷的特点来存储信息的。由于栅极电容存在漏电，因此工作时需要周期性地对存储数据进行刷新。SRAM存储单元结构较复杂，集成度较低，但速度快。

二、片选及读写控制电路禁止读写CS=1时CS=0&R/W=1内部数据出现在I/O口上。CS=0&R/W=0I/O上的数据写入内部存储器。图7.3.210244位RAM（2114）的结构框图三举例图7.3.3六管NMOS静态存储单元四、SRAM的静态存储单元图7.3.4六管CMOS静态存储单元图7.3.5双极型RAM的静态存储单元图7.3.6四管动态MOS存储单元7.3.2动态随机存储器（DRAM）一、动态存储单元二、灵敏恢复/读出放大器图7.3.9DRAM中的灵敏恢复/读出放大器三、DRAM的总体结构图7.3.11DRAM的总体结构框图7.3.3、集成RAM举例A0~A9为地址码输入端。

4个I/O脚为双向数据线，用于读出或写入数据。VDD接+5V。R/W为读/写控制端。当R/W=1时，从I/O线读出数据；当R/W=0时，将从I/O线输入的数据写入RAM。VDDIntel2114A7A8A9I/OI/OI/OI/OR/WA6A5A4A3A0A1A2CSGND1234567891817161514131211101K4位SRAMIntel2114引脚图信号与TTL电平兼容。CS为片选控制端，低电平有效。CS=1时，读/写控制电路处于禁止状态，不能对芯片进行读/写操作。当CS=0时，允许芯片读/写操作。存储矩阵有1K个字，每个字4位。1K=1024=210，故需10根地址输入线。7.4、存储器容量的扩展图7.4.1RAM的位扩展接法7.4.1位扩展方式[例]用1024*1位的RAM接成一个1024*8位的RAM。1.先确定所需要的片数2.再连线图7.4.2RAM的字扩展接法7.4.2字扩展方式[例]256*8的RAM接成1024*8的RAM。1.先确定所需要的片数3.再连线2.每一片分时工作,因此需要译码7.3可编程逻辑器件7.3.1概述自２０世纪６０年代初集成电路诞生以来，经历了SSI、MSI、LSI的发展过程，目前已进入了超大规模（VLSI）和甚大规模（ULSI）阶段，数字系统设计技术也随之发生了崭新的变化。前已指出，数字系统是由许多子系统或逻辑模块构成的。设计者可以根据各模块的功能选择适当的SSI、MSI以及LSI芯片拼接成预定的数字系统，也可把系统的全部或部分模块集成在一个芯片内，称为专用集成电路ASIC。使用ASIC不仅可以极大的减少系统的硬件规模（芯片数、占用的面积及体积等），而且可以降低功好、提高系统的可靠性、保密性及工作速度。ASIC（Applicationofspecialintegratecircuit）是一种由用户定制的集成电路。又可以分为全定制电路和半定制电路。全定制电路：制造厂按用户提出的逻辑要求，专门设计和制造的芯片。这类芯片专业性强，适合在大批量定性生产的产品中使用。常用的有电子表机芯、存储器、中央处理器CPU芯片等。半定制经历了这样两个过程：首先由制造厂制成标准的半成品，然后由制造厂根据用户提出的逻辑要求，再对半成品进行加工，实现预定的数字系统芯片。典型的半定制器件是20世纪70年代出现的门阵列（GateＡrray，GA）和标准单元阵列（StandardCellArray，SCA）。它们分别在芯片上集成了大量逻辑门和具有一定逻辑功能的逻辑单元，通过布线把这些硬件资源连接起来实现数字系统.这两种结构的ASICA布线（即编程都是由集成电路制造厂完成的。）。随着集成电路制造工艺和编程技术的提高，针对GA和SCA这两类产品的设计和编程都离不开制造厂的缺点，从20世纪70年代末开始，发展了一种称为可编程逻辑器件（PLD）的半定制芯片。PLD芯片内的硬件资源和连线资源也是由制造厂生产好的，但用户可以借助功能强大的设计自动化软件（也称设计开发软件）和编程器，自行在实验室内、研究室内，甚至车间等生产现场，按照下述的过程，进行设计和编程，实现所希望的数字系统。算法设计和电路划分图形输入和文本输入编译和逻辑仿真设计实现目标文件下载步骤：PLD作为ASIC的一个重要分枝，其制造技术和应用技术都取得了飞速的发展：主要表现在以下方面（1）电路结构SPLD——两级与或结构的单元电路。PLDSPLDHDPLDCPLDEPLDFPGACPLD——有效扩展SPLD和吸取SCA的构思的基础上构成的。其基本结构形式和PAL、GAL相似，由可编程的与阵列、固定的或阵列和逻辑宏单元组成，但集成规模比PAL和GAL大得多。FPGA——从GA的基础上发展的。（2）高密度（3）工作速度高（4）多种编程技术（5）设计工具的不断完善6.3.2SPLD的基本组成任何一个组合电路，总可以用一个或多个与或表达式来描述；任何一个时序电路总可以用输出方程组和驱动（激励）方程组来描述，而输出方程和驱动（激励）方程也都可以是与或表达式。如果PLD包含了实现与或表达式所需的两个阵列——与门阵列和或门阵列，那就能够实现组合逻辑，如果配置记忆元件还可以实现时序电路。SPLD就是根据此原理构成的。下图为SPLD的基本组成框图。输入电路：起着缓冲作用，且生成互补的的输入信号。输出电路：既有缓冲作用，又可以提供不同的输出结构，如三态（3S）输出，OC输出以及寄存器输出等。6.3.3PLD的编程ABCD6.3.4阵列结构或阵列可编程的示意图图（b）中，或阵列的耦合元件均串入了熔丝，从而构成可编程结构，因此输出函数F1、F2、F3可在用户编程时定义。通常所说的可编程还是不可编程就取决于阵列中输入、输出线交叉点处的耦合元件能否根据用户要求连接（即接通熔丝）或不连接（即断开熔丝）。根据与阵列和或阵列各自是否可编程以及输出方式可否编程，SPLD可分为四大类型：6.3.5PLD中阵列的表示方法6.3.6可编程只读存储器可编程只读存储器不仅可用作只读存储器，也可作可编程器件使用。特点：与阵列固定，或阵列可编程例1用PROM实现如下函数解题思路：1）写出最小项表达式2）在PROM上实现例2用PROM器件将8421BCD码转换成余3码。用PROM实现的缺点：每增加一个输入变量，熔丝与阵列的大小就会成倍增加。解题思路（步骤基本同小规模或中规模）1）列真值表输入为B3、B2、B1、B0，输出为G3、G2、G1、G02）写出最小项表达式3）在PROM上实现特点：与阵列或阵列均可编程例1：用PLA实现将8421BCD码转换为余3码。解题思路：2）写出逻辑函数表达式并化简3）在PLA上实现1）列真值表输入为B3、B2、B1、B0，输出为G3、G2、G1、G01）列真值表2）写出表达式并化简G0=X1+X2+X5+X6+X10+X13+X14G1=X2+X3+X4+X5+X10+X11+X12+X13G2=X4+X5+X6+X7+X8+X9+X10+X11G3=X8+X9+X10+X11+X12+X13+X14+X15用卡诺图化简结果如下：B3B2B1B0优点：用PLA来实现用的内存容量少。例2：用JK触发器并附加PLA设计同步8421BCD码的十进制计数器。提示：步骤同用小规模时序逻辑电路设计。求出驱动方程后用PLA实现其中的组合逻辑电路。解：1）列状态转换图；2）状态分配（状态编码）；3）选择触发器类型（在此选JK触发器），作次态卡诺图，求电路的状态方程，得到一组驱动方程。J0=K0=1J1=/Q3Q0K1=Q0J2=K2=Q1Q0J3=Q2Q1Q0K3=Q34)画出逻辑电路图6.3.8可编程阵列逻辑PALPAL是在PLA之后出现的一种PLD。由于PLD的飞速发展，这类器件已用得不多，但它是后续出现的GAL以及更为强大的CPLD的基础，这里仅介绍PAL的基本原理。PLA与其它PLD器件一样包含一个与阵列和一个或阵列，主要特征是与阵列可编程，而或阵列固定不变。因而用PAL实现逻辑函数时，每个输出是若干个乘积项之和，而乘积项的数目是固定的。PAL品种很