电子技术ch9时序逻辑电路-80学时(修改版)课件

第九章时序逻辑电路§9.1概述§9.2寄存器

§9.4计数器的设计*

§9.5计数器的应用举例

§9.3计数器的分析1

时序电路必然具有记忆功能，因而组成时序电路的基本单元是触发器。１、时序逻辑电路的特点在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。组合逻辑电路存储功能............XQZY概述2组合逻辑电路存储功能............XQZY状态方程：驱动方程：输出方程：33、时序逻辑电路的功能描述１）逻辑方程２）状态转移表３）状态图４）时序图P25254、时序逻辑电路的一般分析方法：P2536寄存器1数码寄存器Q3Q2Q1Q0&&&&QQDQQDQQDQQDA0A1A2A3CLR取数脉冲接收脉冲(CP)寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。四位数码寄存器7根据移位数据的输入－输出方式，又可将它分为串行输入－串行输出、串行输入－并行输出、并行输入－串行输出和并行输入－并行输出四种电路结构：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出并入－并出9QQDQQDQQDQQD&&&&A0A1A2A3SDRDCLRLOAD移位脉冲CP0串行输出数据预置3210存数脉冲清零脉冲四位串入-串出的左移寄存器初始状态：设A3A2A1A0

＝1011在存数脉冲作用下，也有Q3Q2Q1Q0

＝1011。D0

＝0D1＝Q0D2＝Q1D3＝Q2QQDQQDQQDQQD移位脉冲CP0串行输出3210下面将重点讨论兰颜色的那部分电路的工作原理。10D0

＝0D1＝Q0D2＝Q1D3＝Q2QQDQQDQQDQQD移位脉冲CP0串行输出3210101101100110110011001000100000000000000000000000Q3Q2Q1Q0D3D2D1D0设初态Q3Q2Q1Q0

＝101111QQDQQDQQDQQD移位脉冲CP0串行输出3210四位串入-串出的左移寄存器：D0

＝

0D1

＝

Q0D2

＝

Q1D3

＝

Q2QDQQ3DQDQD移位脉冲CP0串行输出Q1Q2Q0四位串入-串出的右移寄存器：D1＝Q2D2＝Q3D3＝0D0＝Q113四位串入-串出的左移寄存器：D0

＝

LD1

＝

Q0D2

＝

Q1D3

＝

Q2四位串入-串出的右移寄存器：D1＝Q2D2＝Q3D3＝RD0＝Q1

双向移位寄存器的构成：只要设置一个控制端S，当S＝0时左移；而当S＝1时右移即可。“L”即需左移的输入数据“R”即需右移的输入数据D0=SL＋SQ1

D2=SQ1＋SQ3

D3=SQ2＋SRD1=SQ0＋SQ2

集成组件电路74LS194就是这样的多功能移位寄存器。14VCCQAQBQCQDS1S0CP16151413121110913456782QAQBQCQDCPS1S0CLRLDCBARABCDRLCLRGND74LS194右移串行输入左移串行输入并行输入实验芯片153寄存器应用举例例：数据传送方式变换电路D6D5D4D3D2D1D0并行输入串行输出数据传送方式变换电路1.实现方法:(1).因为有7位并行输入，故需使用两片74LS194；(2).用最高位QD2作为它的串行输出端。172.具体电路:&G1S0S1CP1QA1QB1QC1QD1S0S1CP2QA2QB2QC2QD2R1R2A1B1C1D1A2B2C2D2D0D1D2D3D4D5D6+5V+5VCP启动脉冲移位脉冲&G2串行输出并行输入74LS194(1)74LS194(2)0111100011011直接清零保持右移(从QA向右移动)左移(从QD向左移动)并入CLRCPS1S0功能18寄存器各输出端状态QA1QB1QC1QD1QA2QB2QC2QD2寄存器工作方式0D0D1D2D3D4D5D6

10D0D1D2D3D4D5

110D0D1D2D3D4

1110D0D1D2D3

11110

D0D1D2

11111

0D0D1

11111

10D0

CP并行输入(S1S0=11)并行输入(S1S0=11)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)3.工作效果:提醒：在电路中，“右移输入”端接＋5V。19同步计数器的分析在同步计数器中，各个触发器都受同一时钟脉冲输入计数脉冲的控制，因此，它们状态的更新几乎是同时的，故被称为“同步计数器”。例2.三位二进制同步加法计数器三位二进制同步加法计数器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲CP21Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲三位二进制同步加法计数器CP分析步骤:1.先列写控制端的逻辑表达式：J2=K2=Q1Q0J1=K1=Q0J0=K0=1Q0：来一个CP，它就翻转一次；Q1：当Q0＝1时，它可翻转一次；Q2：只有当Q1Q0＝11时，它才能翻转一次。222.再列写状态转换表，分析其状态转换过程。20010011110101000000011001301000001101140111111111005100000011101610100111111071100000111118111111111000CPQ2Q1Q0J2＝K2＝J1＝K1＝J0＝1K0＝1Q2Q1Q0

Q1Q0Q1Q0Q0Q0原状态控制端下状态,,,23异步计数器的分析Q2D2Q1D1Q0D0Q2Q1Q0CP计数脉冲在异步计数器中，有的触发器直接受输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟脉冲，因此各个触发器状态变换的时间先后不一，故被称为“异步计数器”。三位二进制异步加法计数器例1.三位二进制异步加法计数器。25Q0D0Q1D1Q2D2Q0Q1Q2CP计数脉冲三位二进制异步加法计数器26任意进制计数器的分析Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲CP1.写出控制端的逻辑表达式：J2=Q1Q0，K2＝1

J1=K1＝1

J0=Q2，K0＝1

27Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0计数脉冲CP如前所述，右图电路为异步五进制加法计数器。3.还可以用波形图显示状态转换表(略)290001000110010101011101115、状态转换图302)利用集成功能组件设计计数电路一.中规模计数器组件介绍及其应用1.二-五-十进制计数器74LS90(1).74LS90的介绍31QCQAJKQBJKJKQDQDJKCPACPBR0(1)R0(2)S9(2)S9(1)QAQBQCQD74LS90原理电路图2)利用集成功能组件设计计数电路一.中规模计数器组件介绍及其应用1.二-五-十进制计数器74LS903274LS90内部含有两个独立的计数电路：一个是模2计数器(CPA为其时钟，QA为其输出端)，另一个是模5计数器(CPB为其时钟，QDQCQB为其输出端)。外部时钟CP是先送到CPA还是先送到CPB，在QDQCQBQA这四个输出端会形成不同的码制。QCQAJKQBJKJKQDQDJKCPACPBR0(1)R0(2)S9(2)S9(1)QAQBQCQD33CPACPBR0(1)R0(2)S9(2)S9(1)NCNCVCCQAQDQBQCGND1234567141312111098QAQDQBQCR9(2)R9(1)R0(2)R0(1)CPBCPA74LS9074LS90管脚分布图34CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90R0(1)R0(2)R9(1)R9(2)QDQCQBQAXX111001110X000011X000000X0X0XX0X00XX0X0计数状态74LS90功能表35R0(1)R0(2)

s

9(1)

s

9(2)QDQCQBQAXX111001110X000011X000000X0X0XX0X00XX0X0计数状态74LS90功能表归纳：1.74LS90在“计数状态”或“清零状态”时，均要求S9(1)和S9(2)中至少有一个必须为“0”。2.只有在R0(1)和R0(2)同时为“1”时，且R9(1)和R9(2有一为零状态，它才进入“清零状态”；否则它必定处于“计数状态”。36分析：计数时钟先进入CPA时的计数编码。CPACPCPBQBQDQCQA25QDQCQB

000001010011100QDQCQBCPBQA

00000001001000110100010101100111100010010000结论：上述连接方式形成8421码。QDQCQBCPBQA

0000000011001020011301004010150110601117100081001900000十进制数37再分析：计数时钟先进入CPB时的计数编码。CPACPQA2CPBQBQDQC5QDQCQB

000001010011100结论：上述连接方式形成5421码。0000QAQDQCQBCPA

000100100011010010001001101010111100

0

0

00

00000QAQDQCQBCPA

000110010200113010041000510016101071011811009

0

0

000

十进制数38例1.构成BCD码六进制计数器。QDQCQBQA0000000100100011010001010000R0(1)=QBR0(2)=QC令即可CP0110CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90(2).74LS90的应用39CPCPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90讨论：下述接法行不行?错在何处?警示：切切不可将输出端相互短路！！40CPCPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90&只有这样做才是正确的。41例2.用两片74LS90构成36进制8421码计数器。QDQCQBQA

000000001100102001130100401015011060111710008

10019

00000

十进制数分析：1.如何解决片间进位问题？从右面的状态转换表中可以看到：个位片的QD可以给十位片提供计数脉冲信号。42分析：2.如何满足“36进制”的要求？十位个位0035......共有36个稳定状态3600(00110110)43CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90(十位)CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS90(个位)&&CP用两片74LS90构成36进制8421码计数器(00110110)442十进制同步计数器74LS160前面所讲述的74LS90其清零方式通常称为“异步清零”，即只要R0(1)=R0(2)=1，不管有无时钟信号，输出端立即为0；而且它的计数方式是异步的，即CP不是同时送到每个触发器。而下面将要讲述的74LS160，不但计数方式是同步的，而且它的清零方式也是同步的：即使控制端CLR＝0，清零目的真正实现还需等待下一个时钟脉冲的上升沿到来以后才能够变为现实。这就是“同步清零”的含义。45(1).74LS160的介绍16151413121110123456789QAQ3QDQ2Q1Q0QBQCVCCTETPEPCPABCDCLRLOADENABLERC串行进位输出允许允许GND时钟清除输出数据输入置入74LS16074LS160管脚图CP4674LS160功能表1111计数0111X保持1011X保持(CO=0)XX01并行输入XXX0清零EPETCLRCP功能P264ETEPCOABCDQBQCQDQACLR74LS16047例1.用一片74LS160构成六进制计数器。QDQCQBQA000000010010001101000101六个稳态准备清零：使CLR＝0+5V(2)74LS160的应用COABCDQBQCQDQACLR74LS160&CPETEP48例2.用74LS161构成二十四进制计数器。(1).需要两片74LS161；(2).为了提高运算速度，使用同步计数方式。TPRCABCDQBQCQDQALOADCLR74LS161TPRCABCDQBQCQDQALOADCLR74LS161+5V+5V,,,,CPCLR应该在QDQCQBQAQDQCQBQA＝00010111时准备清零。,,,,QDQCQBQAQDQCQBQA,,,,CLR=49§5.5计数器的应用举例例.数字频率计原理电路的分析。清零计数1秒钟显示50译码显示74LS907420Q1Q1D1Q0Q0D0Q2D2+5V手动自动ux手动清零CPR0(1)R0(2)CPA数字频率计原理图1Hz!51译码显示74LS907420Q1Q1D1Q0Q0D0Q2D2+5V手动自动ux手动清零CPR0(1)R0(2)CPAQ2Q1Q0=001时：1110ux作为CPA被送入计数器进行计数1、计数显示部分52译码显示74LS907420Q1Q1D1Q0Q0D0Q2D2+5V手动自动ux手动清零CPR0(1)R0(2)CPAQ2Q1Q0=100、000时：1011计数器清零53译码显示74LS90Q1Q1D1Q0Q0D0Q2D2+5V手动自动ux手动清零CPR0(1)R0(2)CPAQ2Q1Q0=011、111、110时：ux被封锁，计数器输出保持0054译码显示74LS907420Q1Q1D1Q0Q0D0Q2D2+5V手动自动ux手动清零CPR0(1)R0(2)CPA2、循环计数器部分自动时55译码显示74LS907420Q1Q1D1Q0Q0D0Q2D2+5V手动自动ux手动清零CPR0(1)R0(2)CPAQ2Q1Q0001011111110100Q2Q1Q0组成五进制计数器：2、循环计数器部分自动时计数清零显示56译码显示74LS907420Q1Q1D1Q0Q0D0Q2D2