数字电路与逻辑设计 第6章寄存器课件

三、寄存器，移位寄存器。

寄存器是一种常用的时序逻辑电路,用来存储多位二进制代码。这些代码可以是数据，指令，地址或其他信息。由于一个触发器只能存放一位二进制代码，因此，n位寄存器。按功能划分，寄存器可分为：数码寄存器移位寄存器1、数码寄存器

1DCIDI存数指令QQ1、数码寄存器

数码寄存器是能够存放二进制数码的电路。由于触发器具有记忆功能，因此可以作为数码寄存器的电路。下图为由D触发器实现寄存一位数码的寄存单元。工作原理：若DI=0，在存数指令的作用下，Qn+1=0，若DI=1，在存数指令的作用下，Qn+1=1。这样，在存数指令的作用下，将输入信号的数码DI存入到D触发器中。这样寄存器只用来存放数码，一般仅具有接收数码，保持并清除原有数码等功能，电路结构和工作原理都比较简单。一个多位的数码寄存器，可以看作是多个触发器的并行使用。⑴下图为由4个D触发器构成的4位左移的移位寄存器由图可见：Q1n+1=VI，Q2n+1=Q1nQ3n+1=Q2n，Q4n+1=Q3n1D4CI1D4CI1D4CI1D4CIQ4Q3Q2Q1输入VICP就实现了数码在移存脉冲作用下，向左依位移存。同理可构成右移位寄存器。10111111001011⑵双向寄存器

同时具有左移和右移的功能，是左移还是右移取决于

移存控制信号M。如图所示由图可写出各级D触发器的状态转移方程：

Q4n+1=AM+MQ3n其中，A为右移输入数码Q3n+1=MQ4n+MQ2nB为左移输入数码Q2n+1=MQ3n+MQ1nQ1n+1=MQ2n+MB

当M=1时，Q4n+1=AQ3n+1=Q4nQ2n+1=Q3nQ1n+1=Q2n

因此，在移存脉冲CP作用下，实现右移移位寄存功能。当M=0时，Q4n+1=Q3nQ3n+1=Q2nQ2n+1=Q1nQ1n+1=B

因此，在移存脉冲CP作用下，实现左移移位寄存功能。移位寄存器的逻辑功能：既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动移位寄存器按移动方式分单向移位寄存器双向移位寄存器左移位寄存器右移位寄存器移位寄存器的逻辑功能分类实现数码串—并行转换通常信息在线路上的传递是串行传送，而终端的输入或输出往往是并行的，因而需对信号进行

串—并行转换或并—串转换。⑶移位寄存器的应用并入并出、并入串出、串入并出、串入串出移位寄存器的应用并入并出－数据寄存并入串出－多位数据共信道传输串入并出－共信道传输数据接收串入串出－数字延迟可变长度移位寄存器1DCI1DCI1DCI1DCI1DCI＆＆＆＆＆并行读出指令串行输入移存脉冲CPD5D4D3D2D1Q1Q2Q3Q4Q511001分析：假设串行输入的数码为10011（左边先入）序号Q1Q2Q3Q4Q50—————11————201———3001——41001—511001并行输出11001串—并行转换状态表波形：并行输出脉冲移存脉冲Q1Q2Q3Q4Q5110011001工作时:

(1)RD首先清零，使所有触发器置0。

(2)当并行取样脉冲M=1时，在第一个移存脉冲CP的作用下，输入信号D11~D15并行存入到各级触发器中。

(3)存入以后并行取样脉冲M=0，在移存的脉冲CP的作用下，实行右移移存功能，从Q5端输出串行数码。假设输入的5位数码为11001（Q1…Q5），第二组为10101。5单位数码并—串行转换状态转移表序号Q1Q2Q3Q4Q5000000111001（并入）201100串行输出30011040001150000

1610101（并入）M=1M=1M=0

波形：RDCP并行取样Q1Q2Q3Q4Q5110010001112345678910100113集成移位寄存器⑴集成74LS195

首先看一下195内部电路构成（189页）及外部端口的作用。CR为异步清0端J，K为串行数据输入端D0，D1，D2，D3为并行数据输入端。SH/LD为移位/置入控制端分析：根据D触发器的状态方程和激励函数，有Q0n+1=SH/LDD0+SH/LD（JQ0n+KQ0n）Q1n+1=SH/LDD1+SH/LDQ0nQ2n+1=SH/LDD2+SH/LDQ1nQ3n+1=SH/LDD3+SH/LDQ2n当SH/LD=0时，即置入功能时，有Q0n+1=D0Q1n+1=D1Q2n+1=D2Q3n+1=D3若SH/LD=1，即右移功能时，有Q0n+1=JQ0+KQ0nQ1n+1=Q0nQ2n+1=Q1nQ3n+1=Q2n74LS195的逻辑符号（书上190图6—2—14）⑵集成移位寄存器74LS195的应用a串行—并行转换下图所示为7位串行-并行转换器

JKD0D1D2D3SH/LDⅠ

CRQ0Q1Q2Q3Q3

JKD0D1D2D3SH/LDⅡCRQ0Q1Q2Q3Q3串输入行DI01Q0Q1Q2Q3Q4Q5Q6CRCP并行输出电路结构分析：

串行输入数据DI加到片Ⅰ的J，K和D0端。

片Ⅰ的D1端接0，作为标志码，片Ⅰ其余的D2，D3接1。片Ⅱ的串行数据输入端J，K接片Ⅰ的Q3。片Ⅱ的输入端D0~D3均接1。片Ⅱ的Q3输出作片Ⅰ和片Ⅱ的SH/LD输入。数据的D1移入寄存器，使总输出“D0~D6”=“D1D001111”。④在CP上升沿作用下，由于片ⅡQ3=1，使电路继续执行右移移位功能，串行输入数据逐个存入到移位寄存器，直到“Q0~Q6”=“D6~D0”。⑤这时标志码0移到了片Ⅱ的Q3，使SH/LD=0，在下一CP上升沿到达时，执行又一次的并行置入功能，开始新的一组7位数码的串—并开始。ｂ并行—串行转换器（书上１９２页）

工作过程：①在启动脉冲和时钟ＣＰ作用下，执行并行置入功能。片ⅡＱ３＝ＤＩ６。②启动脉冲消失，在ＣＰ作用下，由于标志位０的存在，使门Ｇ１输出为１，使得ＳＨ／ＬＤ＝１，执行右移移位寄存功能。③以后在移存脉冲作用，并行输入数据由片Ⅱ的Ｑ３逐位串行输出，同时又不断地将片Ⅰ的串行输入端Ｊ，Ｋ＝１的数据移位寄存到寄存器。④第１个ＣＰ时：ＤＩ６２ＤＩ５３ＤＩ４４ＤＩ３５ＤＩ２６ＤＩ１７ＤＩ０串出数据(Q3)⑤当第７个ＣＰ脉冲到达后，片Ⅱ的

Ｑ２＝０，Ｑ３＝ＤＩ０，片Ⅰ，Ⅱ的其余输入端均为１，门Ｇ１的输入全为１，使ＳＨ／ＬＤ＝０。标志着这一组７位并行输入数据转换结束。同时在下一时钟ＣＰ作用下，执行下一组７位数据的并行置入，进行下一组并行数据的并—串转换。74LS194的功能表

×××××××0018L××××0×0117H××××1×01160×××××010151×××××11014D0D1D2D3D0D1D2D3××1113××××非上升沿××××120000×××××××××01D0D1D2D3右移DSR左移DSLMBMAQ0Q1Q2Q3并行输入时钟脉冲CP串行输入控制信号输出输入清零RD序号异步清零

同步置数低位向高位移动(右移)高位向低位移动(左移)保持按移存规律构成的任意模值计数分频器称为移存型计数器。常用的移存型计数器有环形计数器和扭环计数器。3、用集成移位寄存器实现任意模值的计数分频移位寄存器构成的同步移位计数器1.环形计数器环形计数器的特点：电路简单，N位移位寄存器可以计N个数，实现模N计数器。状态为1的输出端的序号等于计数脉冲的个数，通常不需要译码电路。3Q00001Q0010Q1Q0100210001、环形计数器例1：用CT1195构成M=4的环形计数器。

态序表

Ｑ３Ｑ２Ｑ１Ｑ００

０

０

１０

０

１

００

１０

０１０

０

０

移位寄存器构成的移位计数器1.环形计数器3Q00001Q0010Q1Q0100210000011011011001001011111101101101110100000111101011、环形计数器1.电路除了有效计数循环外，还有五个无效循环；2.不能自启动;3.工作时首先在SH/LD加启动信号进行预置.注意1、环形计数器1.连接方法：——将移位寄存器的最后一级输出Q反馈到第一级的Ｊ、K输入端；2.判断触发器个数n：——计数器的模为Ｍ＝ｎ(n为所需移位寄存器的位数)设计方法2．扭环形计数器为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。一般来说，N位移位寄存器可以组成模2N的扭环形计数器，只需将末级输出反相后，接到串行输入端。01011001001001001011101001101101Q000110001QQ00003011002Q0011111001111111移位寄存器构成的移位计数器2、扭环形计数器例1：M=8的扭环形计数器。

态序表

Q0

Q1

Q2

Q

30000100011001110111