数字信号第六章3课件_第1页
数字信号第六章3课件_第2页
数字信号第六章3课件_第3页
数字信号第六章3课件_第4页
数字信号第六章3课件_第5页
已阅读5页,还剩30页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

6.3.4序列信号发生器在数字系统中经常需要一些串行周期性信号,在每个循环周期中,0和1数码按一定的规律顺序排列,称为序列信号。序列信号在通信、雷达、遥控、遥测等领域有着广泛的应用。产生序列信号的电路称为序列信号发生器。设计给定序列信号的电路,一般有两种结构形式,移存型序列信号发生器和序列信号发生器。1.移存型序列信号发生器例:设计一个序列信号发生器电路,使之在一系列CLK脉冲

的作用下能周期性的输出“”的序列信号。解:根据给定序列信号的长度m=8,确定移位寄存器的位数n3,列出状态转换表。D0=?CLK状态转换表CLKQ2Q1Q0012345678000001

01

01

0

10

1

11

1

11

1

01

0

000

0D0101110001移位寄存器只需设计D02.计数型序列信号发生器电路由两部分构成例:设计产生序列信号

的发生器电路。解:根据序列信号的长度m=7,可选用二进制计数器74LS161和一个8选1数据选择器组成。CLKQ3Q2Q1Q01001101010111100110111101111OUT1110011OUT解:根据序列信号的长度m=7,可用二进制计数器74LS161和一个8选1数据选择器组成。这部分如果用4-1MUX怎样实现?这部分可用其它器件构成吗?Q3Q2Q1Q01001101010111100110111101111OUT1110011OUT用二进制计数器74LS161和74LS138译码器组成。还可以简单一些吗?这部分还可用其它器件构成吗?6.4

时序逻辑电路的设计方法6.4.1同步时序逻辑电路的设计方法设计步骤:确定:输入、输出变量及电路的状态数。进行状态编码例:用JK触发器设计一个模5计数器。利用次态K图法(1)建立状态转换图(2)用K图的形式描述状态Q3Q2Q10100011110

00

00

1

x

x

xCCQ3Q2Q10100011110

001010

011100

000

xxx

xxx

xxx编码Q3Q2Q10100011110

00

01

0

x

x

xQ3Q2Q10100011110

01

10

0

x

x

xQ3Q2Q10100011110

10

10

0

x

x

xQ3Q2Q10100011110

001010

011100

000

xxx

xxx

xxx(3)由状态方程求出驱动方程(5)画逻辑图由驱动方程画出电路图例:设计一个串行数据检测器,要求在连续输入三个或三个

以上“1”时输出为1,其余情况下输出为0。S0

初始状态,电路还未收到1,S1

收到一个1后的状态,S2

收到两个1后的状态,S3

收到三个1后的状态。一、抽象、画出状态转换图

用X表示输入数据,用Y表示输出(检测结果)设:状态转换图二、状态化简在同样输入下有同样输出而且次态相同的两个状态是等价状态,可以合并成一个状态。次态卡诺图四、选用JK触发器,求驱动方程组得到由由得到输出方程五、检查电路能否自启动将状态“11”代入状态方程和输出方程,分别求出X=0/1下的次态和现态下的输出,得到:能自启动6.4.2

时序逻辑电路的自启动设计例:设计一个七进制计数器,要求它能够自启动。已知该计数器的状态转换图及状态编码如图示。检查自启动000000不能自启动要修改设计画出状态图根据状态方程可以自启动得到驱动方程画出电路图由状态方程若用D触发器实现由状态方程得到驱动方程画逻辑图(1)次态K图100X1X010X00111X0001

111000011110011001101XXX010XXX100110100XXX001101110010011XXX0001111000011110001X0X111X01100X0001

111000011110*Q3111X0X000X11001X0001

111000011110(2)检查自启动S=1时,Q3Q2Q1000111000S=0时,Q3Q2Q1000111000此电路不能自启动(3)修改K图X00110X111X0X1000001

111000011110S=1时,Q3Q2Q1000111100S=0时,Q3Q2Q1000111100可以自启动分析电路是否为6分频器。Q3Q2Q1Q0

001101000101011001111000(1)OUT=Q2是6分频(2)OUT=Q3是6分频(3)OUT=Q1不是6分频(4)OUT=Q2Q1Q0是6分频讨论:小结一、同步、异步时序逻辑电路的分析二、同步计数器的设计三、用74161(74160)设计任意进制的计数器四、序列信号发生器的设计1、移存型2、计数型6.21、6.22、6.29、6.316.30、6.33、6.35作业题6.24图6.24电路是用二-十进制优先编码器74LS147和同步十进制计数器74160组成的可控分频器,试说明当输入控制信号A、B、C、D

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论