第5章 锁存器和触发器

5

锁存器和触发器5锁存器和触发器5.1双稳态存储单元电路5.2锁存器5.3触发器的电路结构和工作原理5.4触发器的逻辑功能教学基本要求1、掌握锁存器、触发器的电路结构和工作原理2、熟练掌握RS触发器、JK触发器、D触发器及T触发器的逻辑功能3、正确理解锁存器、触发器的动态特性5.1

双稳态存储单元电路5.1

双稳态存储单元电路5.1.1

双稳态的概念5.1.2

双稳态存储单元电路1、时序逻辑电路与锁存器、触发器：

时序逻辑电路:概述基本逻辑单元:锁存器和触发器

结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。工作特征：任意时刻的输出信号不仅取决于该时刻的输入信号，而且还取决于电路原来的状态，即与以前的输入信号有关。2、锁存器与触发器共同点：具有0和1两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。

不同点：锁存器---对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。触发器---对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。

CP

CP

5.1双稳态存储单元电路5.1.1

双稳态的概念反馈5.1.2双稳态存储单元电路电路有两个互补的输出端1.

电路结构

Q端的状态定义为电路输出状态。

2.数字逻辑分析——电路具有记忆1位二进制数据的功能。

3.模拟特性分析

I1

=

O2

O1=

I2图中非门的传输特性(vO2)(vI2)5.2锁存器5.2.1RS锁存器5.2锁存器5.2.1D锁存器两个输入端反馈两个输出端反馈正是由于引入反馈，才使电路具有记忆功能!&a&b5.2.1基本RS锁存器5.2锁存器与非门组成的基本RS锁存器初态：R、S信号作用前Q端的状态，初态用Qn表示。次态：R、S信号作用后Q端的状态，次态用Qn+1表示。输入RD=0,SD=1时若原状态：11001010输出仍保持：&a&b若原状态：01111010输出变为：置“0”！&a&b0输入RD=1,SD=0时若原状态：10101001输出变为：&a&b若原状态：00110101输出保持：&a&b置“1”！输入RD=1,SD=1时若原状态：10111001输出保持原状态：若原状态：01110110输出保持原状态：&a&b&a&b保持！输入RD=0,SD=0时0011输出：全是1注意：该状态为不定状态。&a&b输入RD=0,SD=0时1111输出：抢翻

当RD、SD同时由0变为1时，翻转快的门输出变为0，另一个不得翻转。因此，该状态为不定状态。&a&b输入RD=1,SD=1时1111&a&b0110

逻辑函数表达式：约束条件&a&b基本RS锁存器的功能表Qn

---初态Qn+1---次态不定不定0011

01000001010011100101110111Qn+1RDSDQn

复位端置位端逻辑符号0100011110

RDSD

Qn111XX工作波形小结1.与非门基本RS锁存器是双稳态器件，只要令RD=SD=1，锁存器即保持原态。稳态情况下，两输出互补。一般定义Q为触发器的状态。2.在控制端加入负脉冲，可以使锁存器状态变化。SD端加入负脉冲，使Q=1，SD称为“置位”或“置1”端。RD端加入负脉冲，使Q=0，RD称为“复位”或“清0”端。≥1a≥1b5.2.1基本RS锁存器或非门组成的基本RS锁存器两个输入端两个输出端

逻辑函数表达式：约束条件0100011110

RDSD

Qn111XX≧1a≧1b基本RS锁存器的功能表Qn

---初态Qn+1---次态011100

不定不定000001010011100101110111Qn+1RDSDQn

复位端置位端逻辑符号工作波形小结1.或非门基本RS锁存器是双稳态器件，只要令RD=SD=0，锁存器即保持原态。稳态情况下，两输出互补。一般定义Q为触发器的状态。2.在控制端加入正脉冲，可以使锁存器状态变化。SD端加入正脉冲，使Q=1，SD称为“置位”或“置1”端。RD端加入正脉冲，使Q=0，RD称为“复位”或“清0”端。例

机械开关触点抖动引起的脉冲输出。消抖方案：与非门基本RS锁存器消抖方案：与非门基本RS锁存器A

B

RD

SD100kW

S+5V

+5V

100kWQ&a&b2.逻辑门控RS锁存器（同步RS锁存器）cdRSE“同步”的含义：由使能端E（脉冲输入端CP）决定R、S能否对输出端起控制作用。直接清零端直接置位端输出端输入端QQabRDSDRDSD1）逻辑门控与非门RS锁存器QQRDSDabRDSDcdRSE平时常为1平时常为1直接清零端直接置位端直接清零端、置位端的处理：E=0时011触发器保持原态E=1时&a&b&c&dE11&a&b&c&dE111触发器传送数据门控RS锁存器的功能表Qn+1

---次态Qn

---初态基本RS锁存器的功能表ERSQnQn+10XXX不变1000010011101011011111000110101110不定1111不定不定不定0011

01000001010011100101110111Qn+1RDSDQn

RS锁存器的功能表

特征方程式：0100011110

RSQn111XX约束条件RDSDRSCQ逻辑符号ERSQnQn+10XXX不变1000010011101011011111000110101110不定1111不定RS锁存器的功能表RS锁存器的状态转换图用来表示锁存器在使能端E作用后状态的转换情况01011000100001状态0状态1ERSQnQn+10XXX不变1000010011101011011111000110101110不定1111不定简化的功能表

由它的功能表可见：在R、S不相等时，Q服从于S!ERSQn+10XX不变100Qn10111100111不定例：画出RS锁存器的输出波形。假设Q的初始状态为0。ERSQ使输出全为1E撤去后状态不定2）逻辑门控或非门RS锁存器电路结构国标逻辑符号简单RS锁存器使能信号控制门电路工作原理

S=0，R=0：Qn+1=Qn

S=1，R=0：Qn+1=1

S=0，R=1：Qn+1=0

S=1，R=1：Qn+1=ФE=1：E=0：状态发生变化。状态不变Q3=SQ4=R简化的功能表

由它的功能表可见：在R、S不相等时，Q服从于S!ERSQn+10XX不变100Qn10111100111不定例：逻辑门控RS锁存器的E、S、R的波形如下图虚线上边所示，锁存器的原始状态为Q=0，试画出Q3、Q4、Q和Q的波形。

Q3Q4QQESR1234

同步R-S锁存器的小结1.当CP=0时,无论R、S为何种取值组合，输出端均“保持原态”；

2.只有当CP=1时,将c门和d门打开，控制端R、S的取值组合才会在输出端有所反映，即有所谓“功能表”。

QQRDSDabcdRSCP逻辑符号这根红颜色的线表示一重含义：“高电平有效”，即“只有在时钟CP＝1时，它才表现出应有的逻辑功能；如果CP＝0，输出端Q则保持原状态”。QQRDSDRSC逻辑符号这根绿颜色的线也表示一重含义：“低电平有效”，即“只有在时钟CP＝0时，它才表现出应有的逻辑功能；如果CP＝1，输出端Q则保持原状态”。QQRDSDRSC作业：P237

5.2.55.2.2D锁存器1.逻辑门控D锁存器国标逻辑符号逻辑电路图=SS=0R=1D=0Q=0D=1Q

=1E=0Q不变E=1=

DS=1R=0逻辑门控D锁存器的功能表置10111置01001保持不变不变×0功能QDEQ逻辑功能2.传输门控D锁存器

(b)工作原理(a)电路结构TG1断开，TG2导通TG1导通，TG2断开Q=D(传送数据)Q不变(锁存)

E=1时

C=1，C=0E=0时C=1，C=011000110011100(c)

工作波形DEQQ3.D锁存器的动态特性定时图:表示电路动作过程中，对各输入信号的时间要求以及输出对输入信号的响应时间。

74HC/HCT373八D锁存器

4.

典型集成电路传输门控D锁存器“1”输出禁止输出高阻传输控制74HC/HCT373的功能表工作模式输入内部锁存器状态输出EDnQn传送模式LHLLLLHHHH锁存LLL*LLLLH*HH禁止输出H×××高阻H×××高阻L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平。5.3触发器的电路结构和工作原理5.3触发器的电路结构和工作原理5.3.1主从触发器5.3.2维持阻塞触发器*5.3.3利用传输延时的触发器5.3.4触发器的动态特性5.3触发器的电路结构和工作原理主锁存器与从锁存器结构相同1.电路结构5.3.1主从触发器TG1和TG4的工作状态相同TG2和TG3的工作状态相同由传输门组成的CMOS边沿D触发器

2.工作原理：TG1导通，TG2断开——输入信号D送入主锁存器。TG3断开，TG4导通——从锁存器维持在原来的状态不变。(1)CP=0时:

=1，C=0，Q跟随D端的状态变化，使Q=D。

(2)CP由0跳变到1

:

=0，C=1，触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号TG3导通，TG4断开——从锁存器Q的信号送Q端。TG1断开，TG2导通——输入信号D不能送入主锁存器。主锁存器维持原态不变。

2.工作原理：。

3.典型集成电路74HC/HCT74中D触发器的逻辑图

74HC/HCT74的功能表LHH↑HHHLL↑HHQn+1DCPHH××LLHL××LHLH××HLQDCP输出输入国标逻辑符号74HC/HCT74的逻辑符号和功能表具有直接置1、直接置0，正边沿触发的D功能触发器1.电路结构由RS锁存器组成的边沿触发器

cdQabCPghefiQRSQ’Q’(1)CP=1时:

=0，C=1，2.工作原理(2)CP=0时:

=1，C=0，Q’由RS决定

Q’锁定，并送至Q

课堂作业：P239

5.3.15.3.25.3.2维持阻塞触发器1.电路结构与工作原理置0维持线响应输入D和CP信号根据确定触发器的状态响应输入D和CP信号CP=0

2、工作原理

Qn+1=QnD信号进入触发器,为状态刷新作好准备Q1=DQ4=DD信号存于Q4G11

&CPQ1

&

G2

G33

&

&

&

G5

Q2Q3

SD

RD

Q4

DG6

Q

Q

&

G4011DD当CP

由0跳变为1G11

&

CPQ1

&

G2G33

&

&

&

G5

Q2

Q3S

R

G4Q4

DG6Q

Q

&

在CP脉冲的上升沿，触法器按此前的D信号刷新01DD100DD当CP=1时在CP脉冲的上升沿到来瞬间使触发器的状态变化D信号不影响、的状态，Q的状态不变置1维持线置0阻塞线G11

&

CPQ1

&

G2G33

&

&

&

G5

Q2

Q3S

R

G4Q4

DG6Q

Q

&

1101010若：Qn=0当CP=1时在CP脉冲的上升沿到来瞬间使触发器的状态变化。

D信号不影响、的状态，Q的状态不变。G11

&

CPQ1

&

G2G33

&

&

&

G5

Q2

Q3S

R

G4Q4

DG6Q

Q

&

001111若：Qn=1当CP=1在CP脉冲的上升沿到来瞬间使触发器的状态变化D信号不影响、的状态，Q的状态不变置1维持线置0阻塞线G11

&

CPQ1

&

G2G33

&

&

&

G5

Q2

Q3S

R

G4Q4

DG6Q

Q

&

010101若：Qn=12.典型集成电路-----74LS74

5.3.4

触发器的动态特性动态特性:

反映其触发器对输入信号和时钟信号间的时间要求，以及输出状态对时钟信号响应的延迟时间。建立时间保持时间脉冲宽度传输延时时间传输延时时间5.3.4

触发器的动态特性动态特性:

反映其触发器对输入信号和时钟信号间的时间要求，以及输出状态对时钟信号响应的延迟时间。保持时间tH

：保证D状态可靠地传送到Q建立时间tSU

：保证与D相关的电路建立起稳定的状态，使触发器状态得到正确的转换。触发脉冲宽度tW

：保证内部各门正确翻转。最高触发频率fcmax

：触发器内部都要完成一系列动作，需要一定的时间延迟，所以对于CP最高工作频率有一个限制。传输延迟时间tPLH和tPHL

：时钟脉冲CP上升沿至输出端新状态稳定建立起来的时间5.4

触发器的逻辑功能5.4.1D触发器5.4

触发器的逻辑功能5.4.2JK触发器5.4.4SR

触发器5.4.5D

触发器功能的转换5.4.3T触发器5.4

触发器的逻辑功能不同逻辑功能的触发器国际逻辑符号D触发器JK触发器T触发器RS触发器5.4.1D

触发器1.特性表

DQn

Qn+10000101011112.特性方程Qn+1=D

3.状态图DQn+10011简化特性表

001101DCP正沿处翻转RDSDDCQ逻辑符号:CPDQ例：画出D触发器的输出波形。3.状态转换图1.特性表

2.特性方程5.4.2JK

触发器10010000,110110,1101JK

翻转10011111

置111010011

置000011100状态不变01010000

说

明Qn+1QnKJ简化的功能表JK触发器的功能小结：1.当J=0、K=0时，具有保持功能（输出不变）；2.当J=1、K=1时，具有翻转功能（输出变反）；3.当J=0、K=1时，具有复位功能（输出为0）；4.当J=1、K=0时，具有置位功能（输出为1）。00不变，11变；JK不等看J。口决：时序图JQCPKJQ

保持变QQKJC

例1：设下降沿触发的JK触发器时钟脉冲和J、K信号的波形如图所示，试画出输出端Q的波形。设触发器的初始状态为0。CPJKQ0