实验三几种逻辑功能描述电路设计

EDA课程实验三三种逻辑功能电路描述方法设计EDA课组一、实验目的：1、学习三种逻辑功能电路描述方法；2、学习典型电路设计；二、实验内容1、学习结构、数据流和行为描述语句的功能电路设计方法。2、学习数据选择器、加法器和编译码设计。三、实验原理1、结构描述方法调用软件平台内部的门元件，通过电路逻辑结构功能进行设计的方法。调用门元件的格式为：门元件名字<例化的门名字>（<端口列表>）其中普通门的端口列表按下面的顺序列出：（输出，输入1，输入2，输入3……）；比如：与门格式and

a1(out,in1,in2,in3); //三输入与门非门not需注意的是：它们允许有多个输出，但只能有一个输入。比如：notN1(out1,out2,in); //1个输入in，2个输出out1,out2下面是一下逻辑门符号：Verilog的内置门元件如用基本逻辑门结构设计的4选1MUX原理图四选一in1in2in3in4outs0,s1S0,S1out0,0in10,1in21,0in3,1in4modulemux4_1a(out,in1,in2,in3,in4,s0,s1);inputin1,in2,in3,in4,s0,s1;outputout;wire

s0_n,s1_n,w,x,y,z;not(s0_n,s0),(s1_n,s1);and(w,in1,s0_n,s1_n),(x,in2,s0_n,s1), (y,in3,s0,s1_n),(z,in4,s0,s1);or(out,w,x,y,z);endmodule如用逻辑门结构描述设计的四选一程序：这些语句并行运行，与顺序无关。仿真结果：2、数据流描述

数据流描述方式主要使用持续赋值语句，多用于描述组合逻辑电路，其格式为：assignLHS_net=RHS_expression;右边表达式中的操作数无论何时发生变化，都会引起表达式值的重新计算,并将重新计算后的值赋予左边表达式的net型变量。

数据流描述

用数据流描述模式设计电路与用传统的逻辑方程设计电路很相似。设计中只要有了布尔代数表达式就很容易将它用数据流方式表达出来。表达方法是用Verilog中的逻辑运算符置换布尔逻辑门运算符即可。比如，如果逻辑表达式为：则用数据流方式描述为：assignF=(a&b)|(~(c&d))。modulemux4_1c(out,in1,in2,in3,in4,s0,s1);inputin1,in2,in3,in4,s0,s1;outputout;assignout=(in1&~s0&~s1)|(in2&~s0&s1)|(in3&s0&~s1)|(in4&s0&s1);endmodule如用数据流描述设计的4选1MUX逻辑表达式：3、行为描述

就是对设计实体的数学模型的描述，其抽象程度远高于结构描述方式和数据流描述。当描述一个设计实体的行为时，无需知道具体电路的结构，只需要描述清楚输入与输出信号的行为，而不需要花费更多的精力关注设计功能的门级实现。这种描述通常用过程语句（always和initial)进行描述。modulemux4_1b(out,in1,in2,in3,in4,s0,s1);inputin1,in2,in3,in4,s0,s1;outputregout;always@(*) //使用通配符*case({s0,s1})2'b00:out=in1;2'b01:out=in2;2'b10:out=in3;2'b11:out=in4;default:out=2'bx;//x不确定状态endcaseendmodule如用case语句描述设计的4选1MUX分别对以上介绍的三种原理进行编程、仿真得到验证结果。四、实验步骤实验报告要求1、分析每种电路描述方法的特点。2、通过三种描述电路方法设计三人表决器逻辑电路。给出设计过程，并仿真验证。输入输出abcf00010111000001010011100101110111逻辑表达式：【例2.1】三人表决电路的Verilog描述modulevote(a,b,c,f); //模块名与端口列表inputa,b,c; //模块的输入端口outputf; //模块的输出端口