ch03-1第三章逻辑门电路

3

逻辑门电路3.1MOS逻辑门电路3.2

TTL逻辑门电路*3.3

射极耦合逻辑门电路*3.4

砷化镓逻辑门电路3.5

逻辑描述中的几个问题3.6

逻辑门电路使用中的几个实际问题3.7

用VerilogHDL描述逻辑门电路1教学基本要求：1、了解半导体器件的开关特性。2、熟练掌握基本逻辑门（与、或、与非、或非、异或门）、三态门、OD门（OC门）和传输门的逻辑功能。3、学会门电路逻辑功能分析方法。4、掌握逻辑门的主要参数及在应用中的接口问题。3.

逻辑门电路23.1MOS逻辑门3.1.1

数字集成电路简介3.1.2

逻辑门的一般特性3.1.3

MOS开关及其等效电路3.1.4

CMOS反相器3.1.5

CMOS逻辑门电路3.1.6

CMOS漏极开路门和三态输出门电路3.1.7

CMOS传输门3.1.8

CMOS逻辑门电路的技术参数3.1.9

NMOS门电路31、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。2、逻辑门电路的分类二极管门电路三极管门电路TTL门电路MOS门电路PMOS门CMOS门逻辑门电路分立门电路集成门电路NMOS门3.1.1

数字集成电路简介41.CMOS集成电路:CMOS集成电路是在TTL电路之后出现的一种数字集成器件。由于制造工艺的不断改进，CMOS电路已成为占主导地位的逻辑器件，其工作速度已经赶上甚至超过TTL电路，它的功耗和抗干扰能力则优于TTL，且费用较低，因此广泛应用于超大规模、甚大规模集成电路。

4000系列74HC74HCT74VHC74VHCT速度慢与TTL不兼容抗干扰功耗低74LVC74VAUC速度加快与TTL兼容负载能力强抗干扰功耗低速度两倍于74HC与TTL兼容负载能力强抗干扰功耗低低(超低)电压速度更加快与TTL兼容负载能力强抗干扰功耗低3.1.1数字集成电路简介5

74系列74LS系列74AS系列74ALS2.TTL集成电路:TTL是应用最早，技术比较成熟的集成电路，曾被广泛应用。大规模集成电路的发展要求每个逻辑单元电路的结构简单，并且功耗低。TTL电路不能满足这个条件，因此逐渐被CMOS电路取代。由于TTL技术在整个数字集成电路设计领域中的历史地位和影响，很多数字系统仍采用TTL技术。－－－－使用肖特基势垒二极管（BSD）以避免BJT工作在饱和状态，从而提高工作速度。广泛应用于中大规模集成电路。6

ECL也是一种双极型数字集成电路，其基本器件是差分对管。饱和型的TTL电路中，晶体三极管作为开关在饱和区和截止区切换，其退出饱和区需要的时间较长。而ECL电路中晶体三极管不工作在饱和区，因此工作速度极高。但是ECL器件功耗比较高，不适合制成大规模集成电路，因此不像CMOS或TTL系列被广泛应用。ECL电路主要用于高速或超高速数字系统或设备中。

砷化镓是继锗和硅之后发展起来的新一代半导体材料。由于砷化镓器件中载流子的迁移能力非常高，因而其工作速度比硅器件快得多，并且具有功耗低和抗辐射的特点，已成为光纤通信、移动通信以及全球定位系统等应用的首选电路。73.1.2逻辑门电路的一般特性1.输入和输出的高、低电平输出高电平的下限值

VOH(min)输入高电平的下限值VIH(min)输出低电平的上限值

VOL(max)

vO

vI

驱动门G1

负载门G2

1

1

输出高电平+VDD

VOH(min)VOL(max)

0

G1门vO范围

vO

输出低电平

输入高电平VIH(min)

VIL(max)

+VDD

0

G2门vI范围

输入低电平

vI

输入低电平的上限值VIL(max)第3周周二34节1305、1306班8VNH

—当前级门输出高电平的最小值时允许负向噪声电压的最大值。负载门输入高电平时的噪声容限：VNL—当前级门输出低电平的最大值时允许正向噪声电压的最大值。负载门输入低电平时的噪声容限：2.

噪声容限VNH=VOH(min)－VIH(min)

VNL=VIL(max)－VOL(max)在保证输出电平不变的条件下，输入电平允许波动的范围。它表示门电路的抗干扰能力

1

驱动门

vo

1

负载门

vI

噪声

9类型参数74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.93.传输延迟时间传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。表3.1.3几种CMOS电路传输延迟时间CMOS电路传输延迟时间

tPHL

输出

50%

90%

50%

10%

tPLH

tf

tr

输入

50%

50%

10%

90%

图3.1.2门电路传输延迟波形图10

通常输出波形下降沿、上升沿的中点与输入波形对应沿中点之间的时间间隔，分别用tpLH和tpHL表示，由于CMOS门电路输出级的互补对称性，其tpLH和tpHL相等。有时也用平均传输延迟时间这一参数，即tpd=(tpLH+tpHL)/2。CMOS电路传输延迟时间

tPHL

输出

50%

90%

50%

10%

tPLH

tf

tr

输入

50%

50%

10%

90%

图3.1.2门电路传输延迟波形图114.功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流ID与电源电压VDD的乘积。动态功耗：指的是电路在输出状态转换时的功耗，它主要由两部分组成。一部分是由于电路输出状态转换的瞬间，其等效电阻比较小，从而导致有较大的电流VDD经CMOS电路流入地，表示为。另一部分是因为CMOS管的负载通常是电容性的，当输出由高电平到低电平，或者由低电平到高电平转换时，会对电容进行充、放电，表示为。f为输出信号的转换频率。125.延时功耗积由此得到CMOS电路总的动态功耗为对于TTL门电路来说，静态功耗是主要的。CMOS门电路的静态功耗非常低，在工作频率较高时CMOS门电路有较大的动态功耗。延时功耗积是速度功耗综合性的指标，用符号DP表示，13扇入数：取决于逻辑门的输入端的个数。6.扇入与扇出数扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。扇出数的计算要考虑两种情况：一种是负载电流从驱动门流向外电路，称为拉电流负载；另一种情况是负载电流从外电路流入驱动门，称为灌电流。14

高电平扇出数:IOH:驱动门的输出端为高电平电流IIH:负载门的输入电流。(1)拉电流工作情况当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。 图3.1.4扇出数的计算（a）拉电流负载15(2)灌电流工作情况当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起输出低电压VOL的升高。当输出为低电平，并且保证不超过输出低电平的上限值。IOL

：驱动门的输出端为低电平电流 IIL：负载门输入端电流之和 图3.1.4扇出数的计算（b）灌电流负载16一般逻辑器件的数据手册(datasheet)中，并不给出扇出数，而必须用计算或用实验的方法求得，并注意在设计时留有余地，以保证数字电路或系统能正常的运行。在实际的工程设计中，如果输出高电平电流IOH与输出低电平电流IOL不相等，则，常取二者中的最小值。对于CMOS门电路扇出数的计算分两种情况，一种是带CMOS负载，另一种是带TTL负载。负载类型不同，数据手册中给出的IOH和IOL也不同。17电路类型电源电压/V传输延迟时间/ns静态功耗/mW延时－功耗积/mW-ns直流噪声容限输出逻辑摆幅/VVNL/VVNH/VTTLCT54/74＋510151501.22.23.5CT54LS/74LS＋57.52150.40.53.5HTL＋158530255077.513ECLCE10K系列－5.2225500.1550.1250.8CE100K系列－4.50.7540300.1350.1300.8CMOSVDD=5V＋5455×10－3225×10－32.23.45VDD=15V＋151215×10－3180×10－36.59.015高速CMOS＋581×10－38×10－31.01.55

各类数字集成电路主要性能参数的比较183.1.3

MOS开关及其等效电路1.MOS管的开关作用

MOS管作为开关电路在数字电路或系统中应用非常广泛，其作用对应于有触点开关的“断开”和“闭合”，但在速度和可靠性方面比机械开关优越的多。图3.1.5MOS管开关电路及其输出特性曲线NMOS管构成的反相器19:MOS管截止，输出高电平。当υI

<VT当υI

>VT：并且使得时，MOS管工作在饱和区。随着VI的增加，ID增加，VDS随之下降，MOS管最后工作在可变电阻区，输出低电平。20由此可见，MOS管相当于一个由vGS控制的无触点开关。MOS管工作在可变电阻区，相当于开关“闭合”，输出为低电平。MOS管截止，相当于开关“断开”输出为高电平。当输入为低电平时：当输入为高电平时：图3.1.6MOS管的开关等效电路21图3.1.7MOS管的开关电路波形2.MOS管的开关特性在图3.1.7（a）所示MOS管的开关电路的输入端，加入一个理想的脉冲波形，如图3.1.7所示。由于MOS管中栅极与衬底间电容、漏极与衬底间电容、栅极与漏极电容以及导通电阻的存在，在其导通和闭合间转换时，不可避免地受到电容充放电的影响。223.1.4

CMOS反相器1.工作原理+VDD+10VD1S1vivOTNTPD2S20V+10V图3.1.8CMOS反相器图3.1.8为CMOS反相器电路，由N沟道和P沟道两种MOSFET组成。两只MOS管的栅极连在一起作为输入端；它们的漏极连在一起作为输出端。为了电路能正常工作，要求电源电压VDD大于两只MOS管的开启电压的绝对值之和。23AL1vivGSNvGSPTNTPvO0V0V-10V截止导通10V10V10V0V导通截止0VVTN=2VVTP=-2V逻辑图逻辑表达式vi(A)0vO(L)1逻辑真值表10+VDD+10VD1S1vivOTNTPD2S20V+10V图3.1.8CMOS反相器24P沟道MOS管输出特性曲线坐标变换输入高电平时的工作情况输入低电平时的工作情况作图分析：由此可知，基本CMOS反相器近似于一个理想的逻辑单元，其输出电压接近于零或＋VDD，而功耗几乎为零。252.电压传输特性和电流传输特性电压传输特性图3.1.11CMOS反相器的传输特性(a)电压传输特性(b)电流传输特性263.工作速度在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。CMOS反相器平均延迟时间约为：10ns。

图3.1.12CMOS反相器在电容负载下的工作情况27A

BTN1TP1

TN2TP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通1110与非门1.与非门电路AB&(a)电路结构(b)工作原理VTN=2VVTP=-2V0V10VN输入的与非门的电路?3.1.5CMOS逻辑门vA+VDD+10VTP1TN1TP2TN2ABLvBvL图3.1.13CMOS与非门28或非门2.CMOS或非门A

BTN1TP1TN2TP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通1000AB≥10V10VVTN=2VVTP=-2VN输入的或非门的电路的结构?+VDD+10VTP1TN1TN2TP2ABL图3.1.14CMOS或非门293.异或门电路图3.1.15异或非门304.输入、输出保护电路和缓冲电路采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。图3.1.16实际集成CMOS门电路结构图31（1）输入端保护电路:(1)0<vI

<VDD+vDF(2)vI

>

VDD+vDF

二极管导通电压：vDF(3)vI

<

-

vDF

当输入电压不在正常电压范围时,二极管导通，限制了电容两端电压的增加,保护了输入电路。D1、D2截止D1导通,D2截止vG

=

VDD+vDFD2导通,D1截止vG

=

-

vDF

RS和MOS管的栅极电容组成积分网络，使输入信号的过冲电压延迟且衰减后到栅极。

D2---分布式二极管(iD大)图3.1.17输入保护电路及缓冲电路32（2）CMOS逻辑门的缓冲电路输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能。图3.1.18带缓冲级的CMOS与非门的逻辑图331.CMOS漏极开路门（1）CMOS漏极开路门的提出输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。这一问题可以采用漏极开路门来解决。所谓漏极开路是指CMOS门输出电路只有NMOS管，并且它的漏极是开路的。3.1.6CMOS漏极开路（OD）门和三态输出门电路+VDDTN1TN2AB+VDDAB01图3.1.19普通CMOS门电路输出端相连34（2）漏极开路门的结构与逻辑符号(c)可以实现线与功能。+VDDVSSTP1TN1TP2TN2ABL电路逻辑符号(b)与非逻辑不变；漏极开路门输出连接(a)工作时必须外接电源和电阻;35(3)上拉电阻对OD门动态性能的影响Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max）

。电路带电容负载10CLRp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。由于驱动门的输出电容、负载门的输入电容以及接线电容的存在，上拉电阻Rp的大小必将影响OD门的开关速度。36最不利的情况：只有一个OD门导通，110为保证低电平输出OD门的输出电流不能超过允许的最大值IOL(max)且VO=VOL(max），RP不能太小。当VO=VOLIIL（total)IOL（max)+VDDIILRP&&&&n…&m&…k图3.1.22计算OD门上拉电阻Rp的工作情况37当VO=VOH+VDDRP&&&&n…&m&…111IIH（total)I0H（total)为使得高电平不低于规定的VIH的最小值，则Rp的选择不能过大。Rp的最大值Rp(max)

：

图3.1.22计算OD门上拉电阻Rp的工作情况第3周周五34节305、1306班382.三态(TSL)输出门电路

利用OD门虽然可以实现线与的功能，但外接电阻Rp的选择要受到一定的限制而不能取得太小，因此影响了工作速度。同时它省去了有源负载，使得带负载能力下降。为保持推拉式输出级的优点，又能作线与连接，人们开发了一种三态输出门电路，它的输出除了具有一般门的两种状态，还具有高阻态，又称为禁止态。3910011截止导通111高阻

×0

输出L输入A使能EN001100截止导通010截止截止X1逻辑功能：高电平有效的同相逻辑门01图3.1.24高电平使能三态输出门电路403.1.7CMOS传输门(双向模拟开关)

1.CMOS传输门电路电路逻辑符号υI

/υOυo/υIC等效电路图3.1.26CMOS传输门CMOS传输门由一个P沟道和一个N沟道增强型MOSFET并联而成。412、CMOS传输门电路的工作原理

设TP:|VTP|=2V，TN:VTN=2I的变化范围为－5V到+5V。

5V+5V5V到+5VGSN<VTN,TN截止GSP=5V(-5V到+5V)=(10到0)V开关断开，不能转送信号GSN=-5V(－5V到+5V)=(0到-10)VGSP>0,TP截止1）当c=0，c=1时c=0=-5V，c

=1=+5V42

C

TP

vO/vI

vI/vO

+5V

0V

TN

C

+5V5VGSP=