第3章课后复习与拓展

第3章系统总线课后复习目录（－）本章复习提示（二）课后习题参考答案（三）部分练习（四）总线标准拓展阅读（一）本章复习提示重点2.如何克服总线的瓶颈3.如何对总线进行管理，包括判优控制和通信控制第３章系统总线1.有关总线的基本概念什么是总线总线上信息传输的特点总线宽度总线带宽总线复用总线传输周期

（1）集中式判优控制方式一链式查询总线控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG数据线地址线BS

-总线忙BR-总线请求BG-总线同意0BS

-总线忙BR-总线请求总线控制部件数据线地址线I/O接口0…BSBRI/O接口1I/O接口n设备地址（2）集中式判优控制方式二计数器定时查询I/O接口1计数器设备地址1排队器排队器（3）集中式判优控制方式三独立请求总线控制部件数据线地址线I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG-总线同意BR-总线请求同步通信采用公共时钟（结合波形）难点：异步通信应答方式（不互锁、半互锁、全互锁）第３章系统总线总线的通信控制不互锁半互锁全互锁异步通信主设备从设备请求回答单机多机网络通信同步通信采用公共时钟（结合波形）难点：异步通信应答方式（不互锁、半互锁、全互锁）半同步通信采用公共时钟插入等待周期第３章系统总线总线的通信控制

读

命令WAIT

地址

数据

时钟总线传输周期T1T2TWTWT3T4半同步通信（同步、异步结合）同步通信采用公共时钟（结合波形）难点：异步通信应答方式（不互锁、半互锁、全互锁）半同步通信采用公共时钟插入等待周期分离式通信均为主模块、同步方式最充分发挥了总线的有效占用第３章系统总线总线的通信控制（二）课后习题参考答案系统总线第三章

1.

什么是总线？总线传输有何特点？为了减轻总线的负载，总线上的部件都应具备什么特点？

解：总线是多个部件共享的传输部件；

总线传输的特点是：某一时刻只能有一路信息在总线上传输，即分时使用；

为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。

4.为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种方式响应时间最快？哪种方式对电路故障最敏感？

解：总线判优控制解决多个部件同时申请总线时的使用权分配问题；

常见的集中式总线控制有三种：

链式查询、计数器查询、独立请求；

特点：链式查询方式连线简单，易于扩充，对电路故障最敏感；计数器查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；独立请求方式判优速度最快，但硬件器件用量大，连线多，成本较高。

5.解释概念：总线宽度、总线带宽、总线复用、总线的主设备（或主模块）、总线的从设备（或从模块）、总线的传输周期、总线的通信控制。

解：

总线宽度——指数据总线的位（根）数，用bit（位）作单位。

总线带宽——指总线在单位时间内可以传输的数据总量，相当于总线的数据传输率，等于总线工作频率与总线宽度（字节数）的乘积。

总线复用——指两种不同性质且不同时出现的信号分时使用同一组总线，称为总线的“多路分时复用”。

总线的主设备（主模块）——指一次总线传输期间，拥有总线控制权的设备（模块）；

总线的从设备（从模块）——指一次总线传输期间，配合主设备完成传输的设备（模块），它只能被动接受主设备发来的命令；

总线的传输周期——总线完成一次完整而可靠的传输所需时间；

总线的通信控制——指总线传送过程中双方的时间配合方式。

6.试比较同步通信和异步通信。

解：

同步通信——由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降。适合于速度差别不大的场合；

异步通信——不由统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。8.为什么说半同步通信同时保留了同步通信和异步通信的特点？

解：

半同步通信既能像同步通信那样由统一时钟控制，又能像异步通信那样允许传输时间不一致，因此工作效率介于两者之间。

10.什么是总线标准？为什么要设置总线标准？目前流行的总线标准有哪些？什么是即插即用？哪些总线有这一特点？

解：

总线标准——可理解为系统与模块、模块与模块之间的互连的标准界面。

总线标准的设置主要解决不同厂家各类模块化产品的兼容问题；

目前流行的总线标准有：ISA、EISA、PCI等；

即插即用——指任何扩展卡插入系统便可工作。EISA、PCI等具有此功能。11.画一个具有双向传输功能的总线逻辑图。

解：此题实际上是要求设计一个双向总线收发器，设计要素为三态、方向、使能等控制功能的实现，可参考74LS245等总线缓冲器芯片内部电路。逻辑图如下：（n位）GDIRA1B1AnBn……………………使能控制方向控制错误的设计：CPUMMI/O1I/O2I/On……系统总线存储总线这个方案的错误是：

不合题意。按题意要求应画出逻辑线路图而不是逻辑框图。12.设数据总线上接有A、B、C、D四个寄存器，要求选用合适的74系列芯片，完成下列逻辑设计：

（1）设计一个电路，在同一时间实现D→A、D→B和D→C寄存器间的传送；

（2）设计一个电路，实现下列操作：

T0时刻完成D→总线；

T1时刻完成总线→A；

T2时刻完成A→总线；

T3时刻完成总线→B。令：BUSA=BUSB=BUSC=CP；

DBUS=-OE；当CP前沿到来时，将DA、B、C。解：

（1）采用三态输出的D型寄存器74LS374做A、B、C、D四个寄存器，其输出可直接挂总线。A、B、C三个寄存器的输入采用同一脉冲打入。注意-OE为电平控制，与打入脉冲间的时间配合关系为：-OE：

CP：

现以8位总线为例，设计此电路，如下图示：数据总线D7D0BUSA1Q8QOE1D8D374

D1Q8QOE1D8D374

A1Q8QOE1D8D374

B1Q8QOE1D8D374

CBUSCBUSBBUSDDBUSCBUSBBUSABUS

（2）寄存器设置同（1），由于本题中发送、接收不在同一节拍，因此总线需设锁存器缓冲，锁存器采用74LS373（电平使能输入）。节拍、脉冲配合关系如下：时钟：CLK：节拍电平：Ti：打入脉冲：Pi：

图中，脉冲包在电平中，为了留有较多的传送时间，脉冲设置在靠近电平后沿处。

节拍、脉冲分配逻辑如下：二位格雷码同步计数器1&&&&111GY0Y11/2139Y3ABY21CLKP0P1P2P3T0T1T2T3-T0-T1-T2-T3节拍、脉冲时序图如下：CLK：

T0：

T1：

T2：

T3：

P0：

P1：

P2：

P3：

以8位总线为例，电路设计如下：

（图中，A、B、C、D四个寄存器与数据总线的连接方法同上。）>=11Q8QOE1D8D374

A1Q8QOE1D8D374

BBUSBDBUSCBUSBBUSABUSBUSA1Q8QOE1D8D374

DBUSD1Q8QOEG1D8D3731Q8QOE1D8DBUSC374

C>=1T1T3T0T2数据总线（D7~D0）令：ABUS=-T2DBUS=-T0BUSA=P1BUSB=P3返回目录14.设总线的时钟频率为8MHz，一个总线周期等于一个时钟周期。如果一个总线周期中并行传送16位数据，试问总线的带宽是多少？

解：

总线宽度=16位/8=2B

总线带宽

=8MHz×2B=16MB/s15.在一个32位的总线系统中，总线的时钟频率为66MHz，假设总线最短传输周期为4个时钟周期，试计算总线的最大数据传输率。若想提高数据传输率，可采取什么措施？

解法1：

总线宽度=32位/8=4B

时钟周期=1/66MHz=0.015µs

总线最短传输周期=0.015µs×4

=0.06µs

总线最大数据传输率

=4B/0.06µs

=66.67MB/s解法2：

总线工作频率=66MHz/4

=16.5MHz

总线最大数据传输率

=16.5MHz×4B=66MB/s

若想提高总线的数据传输率，可提高总线的时钟频率，或减少总线周期中的时钟个数，或增加总线宽度。16.在异步串行传送系统中，字符格式为：1个起始位、8个数据位、1个校验位、2个终止位。若要求每秒传送120个字符，试求传送的波特率和比特率。

解：

一帧=1+8+1+2=12位

波特率

=120帧/秒×12位

=1440波特

比特率

=1440波特×（8/12）

=960bps

或：比特率

=120帧/秒×8=960bps（三）部分练习练习题14．主设备通常指（）A．发送信息的设备 B．接收信息的设备C．主要的设备D．申请并获取总线控制权的设备人才是培养出来的3617在总线结构的CPU中，各个部件连接到总线上，其中(在某一时间)______。

A.只有一个部件可以向总线发送信息，并且只有一个部件能从总线上接收消息

B.只有一个部件可以向总线发送消息，但可有多个部件能同时从总线上接收消息

C.可以有一个以上部件向总线上发送消息，但只有一个可以从总线上接收消息

D.可以有一个以上部件向总线上发送消息，并且可由多个部件同时从总线上接收消息人才是培养出来的3719在各种异步通信握手方式中，速度最快的是______。 A.全互锁 B.半互锁C.非互锁 D.与互锁性无关人才是培养出来的3820.假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是 A.10MB/s B.20MB/s C.40MB/s D.80MB/s人才是培养出来的3921下列选项中的英文缩写均为总线标准的是（）A：PCI、CRT、USB、EISA

B：ISA、CPI、VESA、EISAC：ISA、SCSI、RAM、MIPS

D：ISA、EISA、PCI、PCI-Express人才是培养出来的40（四）总线标准拓展阅读人才是培养出来的42第3章系统总线3.3总线特性及性能指标三、总线标准缘由：为适应模块化设计，使各生产厂家的产品具有可组合性和可替换性，需要对总线进行规范，提出一种标准的信息传递通道。ISAEISAVL-BUSPCI模块系统常见总线标准系统模块标准界面定义：系统与各模块、模块与模块之间的一个互联的标准界面。人才是培养出来的43第3章系统总线3.3总线特性及性能指标三、总线标准1.ISA(IndustrialStandardArchitecture)工业标准结构总线

①工作频率为8MHz左右②数据线为16位（即16位插槽）；地址线为24位。③最大传输率16MB/sec④可插接显卡，声卡，网卡已及所谓的多功能接口卡等扩展插卡⑤缺点是CPU资源占用太高，数据传输带宽太小基本特性（1）最早的PC机的系统总线是IBM公司于1981年推出的基于准8位机：

PC/XT的总线，称为PC总线。（2）1984年IBM公司推出了16位PC机PC/AT，其总线称为AT总线。然而IBM公司从未公布过他们的AT总线规格，尽管各兼容机厂商模仿出了AT总线，但还是存在某些模糊不清的解释，（3）为了能够更好的合理开发外接插板，由Intel公司、IEEE和EISA

集团联合开发出与IBM/AT原装机总线意义相近的ISA总线

(因此通常我们也把８位和８位／16位兼容的AT总线称为ISA)。历史人才是培养出来的44

GNDI/OCHCKRESETDRVD7+5VD6IRQ2D5

-5VD4DRQ2D3

-12VD2CARDSLCTDD1+12VD0GNDI/OCHRDYMEMWAENMEMRA19IOWA18IORA17DACK3A16DRQ3A15DACK1A14DRQ1A13DACK0A12CLOCKA11IRQ7A10IRQ6A9IRQ5A8IRQ4A7IRQ3A6DACK2A5T/CA4ALEA3+5VA2OSCA1GNDA0

XT总线信号B1A1B10A10

B20A20B31A31PC/XT总线：地址线——A19~A0数据线——D7~D0控制线——21根

ALE 地址锁存允许

IRQ2~IRQ7 中断请求

IOR IO读

IOW IO写

MEMR 存储器读

MEMW 存储器写

DRQ1~DRQ3 DMA请求

DACK3~DACK0 DMA响应

AEN DMA地址允许

T/C DMA计数结束

RESETDRV 复位驱动状态线——3根

I/OCHCK I/O通道校验,输入,0有错

I/OCHRDYI/O通道准备好,输入,TWCARDSLCTD插件板选中信号,输入电源线及其它线——10根人才是培养出来的45

GNDI/OCHCKRESETDRVSD7+5VSD6IRQ9SD5

-5VSD4DRQ2SD3

-12VSD20WSSD1+12VSD0GNDI/OCHRDYSMEMWAENSMEMRSA19IOWSA18MEMCS16SBHEIORSA17IOCS16LA23DACK3SA16IRQ10LA22DRQ3SA15IRQ11LA21DACK1SA14IRQ12LA20DRQ1SA13IRQ15LA19REFRESHSA12IRQ14LA18BCLOCKSA11DACK0LA17IRQ7SA10DRQ0MEMWIRQ6SA9DACK5MEMRIRQ5SA8DRQ5SD8IRQ4SA7DACK6SD9IRQ3SA6DRQ6SD10DACK2SA5DACK7SD11T/CSA4DRQ7SD12BALESA3+5VSD13+5VSA2MASTERSD14OSCSA1GNDSD15GNDSA0

ISA总线信号B1A1

B10A10

B20A20B31A31D1C1D10C10

D18C18ISA总线(工业标准结构）：IRQ9——原来是IRQ2，中断请求线REFRESH——原为DACK0,刷新信号。36线的定义如下：SD15~SD8——高8位数据线，双向SBHE——数据高位允许信号，双向MEMCS16——存储器16位选择信号，输入，进行16位数据传送，接口卡须回送这一信号EISAIOCS16——I/O设备16位选择信号,输入,进行16位数据传送的I/O设备发之LA23~LA17——M/IO设备高7位地址IRQ15~IRQ10——中断请求信号，输入。其中IRQ13保留作为80287的中断请求线，没有对外引出DRQ7~DRQ0——DMA请求信号,输入DACK7~DACK0——DMA响应信号,输出MASTER——I/O处理器发出的总线控制信号，表示它已经控制了总线,输入MEMR——16M存储器读信号，双向SMEMR——只读1M以内的存储空间MEMW——16M存储器写信号，双向SMEMW——只写1M以内的存储空间人才是培养出来的46

GNDI/OCHCKRESETDRVD7+5VD6IRQ2D5

-5VD4DRQ2D3

-12VD2CARDSLCTDD1+12VD0GNDI/OCHRDYMEMWAENMEMRA19IOWA18IORA17DACK3A16DRQ3A15DACK1A14DRQ1A13DACK0A12CLOCKA11IRQ7A10IRQ6A9IRQ5A8IRQ4A7IRQ3A6DACK2A5T/CA4ALEA3+5VA2OSCA1GNDA0

XT总线信号B1A1B10A10

B20A20B31A31

GNDI/OCHCKRESETDRVSD7+5VSD6IRQ9SD5

-5VSD4DRQ2SD3

-12VSD20WSSD1+12VSD0GNDI/OCHRDYSMEMWAENSMEMRSA19IOWSA18MEMCS16SBHEIORSA17IOCS16LA23DACK3SA16IRQ10LA22DRQ3SA15IRQ11LA21DACK1SA14IRQ12LA20DRQ1SA13IRQ15LA19REFRESHSA12IRQ14LA18BCLOCKSA11DACK0LA17IRQ7SA10DRQ0MEMWIRQ6SA9DACK5MEMRIRQ5SA8DRQ5SD8IRQ4SA7DACK6SD9IRQ3SA6DRQ6SD10DACK2SA5DACK7SD11T/CSA4DRQ7SD12BALESA3+5VSD13+5VSA2MASTERSD14OSCSA1GNDSD15GNDSA0

ISA总线信号B1A1

B10A10

B20A20B31A31D1C1D10C10

D18C18人才是培养出来的47第3章系统总线3.3总线特性及性能指标ISA总线控制器32位CPU外设1外设216位，8MHZISA系统总线外设3外设4主存储器存储器控制器32位微机系统中的ISA总线常见的286、386、486微型机采用的系统总线是ISA总线（IBMPC/AT总线）人才是培养出来的48第3章系统总线3.3总线特性及性能指标三、总线标准图示：（这是一块声卡，它采用16位ISA总线）那是286、386sx时代的故事了……现在新出品的主板上已经几乎看不到ISA

插槽的身影了，但各别也有例外人才是培养出来的49第3章系统总线3.3总线特性及性能指标三、总线标准2.EISA(ExtendedIndustrialStandardArchitecture)扩展工业标准结构总线

发展历程①数据线32位；地址线32根②最大传输速率33MB/S④时钟频率8MHZ⑤支持多处理器控制功能和猝发方式传输③与ISA总线完全兼容1988年为了与IBM的MCA技术抗衡，九家计算机厂商联合起来形成EISA集团。EISA集团为配合32位CPU而设计的总线扩展标准。它吸收了IBM微通道总线的精华，在ISA总线的基础上于1988年推出了为32位微机设计的“扩展工业标准结构”EISA总线(ExtendedISA)，基本特性人才是培养出来的50第3章系统总线3.3总线特性及性能指标三、总线标准2.EISA(ExtendedIndustrialStandardArchitecture)扩展工业标准结构总线

图示：那是1988年的故事了…..人才是培养出来的51第3章系统总线3.3总线特性及性能指标思考进入１９９３年后，由于微处理器的飞速发展，使得ISA、EISA显得落后了。微处理器的高速度和总线的低速度不同步，造成硬盘、图形卡和其他外设只能通过一个慢速且狭窄的瓶颈发送和接收数据。使CPU的高性能受到了严重的影响。从而业界又提出了PC的一项新技术LocalBUS。

意义局部总线：在计算机的各个局部范围内制定的总线标准。比如，从结构看，所谓局部总线是在ISA总线和

CPU总线之间增加的一级总线。含义由于独立于CPU的结构，使总线形成了一种独特的中间缓冲器的设计，从而与CPU及时钟频率无关，因此用户可将一些高速外设，如网络适配卡、图形卡、硬盘控制器等从ISA总线上卸下而通过局部总线直接挂接到CPU总线上，使之与高速的CPU

总线相匹配，而毋须担心在不同时钟频率下会引起性能下的分歧。早期的总线标准适用于计算机中的各个设备，但是由于计算机的各个部件之间的速度差别有可能很大，那么如何充分的发挥CPU的效率呢？？局部总线是PC体系结构的重大发展，它打破了数据I/O的瓶颈，使高性能CPU的功能得以充分发挥。作用人才是培养出来的52第3章系统总线3.3总线特性及性能指标3.VL-BUS局部总线结构系统总线ISAEISAVLBUS33MHz的32位数据通路多媒体高速局域网高性能图形调制解调器图文传真8MHz的16位数据通路标准总线控制器CPU主存控制器存储器局部总线控制器

SCSIⅡ控制器……VL-BUS依赖于CPU人才是培养出来的53第3章系统总线3.3总线特性及性能指标3.VL-BUS发展历程①VESA数据总线宽度为32位，地址总线宽度32位，总线最大寻址空间为4GB。②总线时钟与CPU主频有关，最大不超过40MHz③总线最高传输率132MB／s，支持BurstMode突发传输方式基本特性[1992]EISA是一种支持多处理器的高性能32位标准总线，但由于要兼顾ISA，防碍了EISA总线速度的进一步提高。为打破CPU与外设之间的数据传输瓶颈，提高微机的整体性能VESA(VideoEletronicsStandardAssociation视频电子标准协会)联合60余家公司对PC总线进行创新，推出了VESALocalBus(简称VL总线)局部总线标准VESAv1.0.从VESA局部总线结构上看，局部总线好像是在传统总线和CPU之间又插入了一级，将一些高速外设如网络适配器、GUI图形板、多媒体、磁盘控制器等从传统总线上卸下，直接通过局部总线挂接到CPU总线上，使之与高速CPU相匹配。人才是培养出来的54第3章系统总线3.3总线特性及性能指标3.VL-BUS抓住机遇，好好学习由于VESA标准总线几乎是486CPU信号的延伸，故VL与486匹配达到最佳，能够充分发挥486微机各部件的性能，因此在486系列微机基本上都采用了VESA总线。由于VESA总线是直接挂在CPU上，在CPU升级或任务变动时都会使得VESA不再适用，例如，VESA不能支持Pentium及其以上的芯片。因此，随着486芯片的衰落，VESA已逐渐消失……1994、1995年风行一时的图形加速卡即采用此设计。那是486时代（1994、1995年）的故事了……人才是培养出来的55第3章系统总线3.3总线特性及性能指标三、总线标准4.PCI(PeripheralComponentInterconnect)外部设备互联总线

★[1993~1994]在PCI发布一年之后，英特尔公司紧接着提出64位的PCI总线，它的传输性能达到266MBps，但主要用于企业服务器和工作站领域；由于这些领域对总线性能要求较高，64位/33MHz规格的PCI很快又不够用，英特尔遂将它的工作频率提升到66MHz。★而随着X86服务器市场的不断扩大，64位/66MHz规格的PCI总线理所当然成为该领域的标准，针对服务器/工作站平台设计的SCSI卡、RAID控制卡、千兆网卡等设备无一例外都采用64位PCI接口，乃至到今天，这些设备还被广泛使用.不过，PC领域的32位总线一直都没有得到升级，工作频率也停留于33MHz.[1992~1993]有没有一种既具有VESA局部总线的高数据传输率、又与CPU相对独立、并且功能更强的总线?在多媒体技术应用的需求和硬件发展的推动下Intel与IBMCOMPAQ、AST、HP等100多家公司联合推出PCI局部总线标准。于是1993年，第一台PCI电脑问世。发展历程目前主流的PCI规范有PCI2.0、PCI2.1和PCI2.2三种。

人才是培养出来的56PCI总线的特点高传输率:总线数据宽度32位或64位高效率:支持突发传输即插即用：自动识别与配置外设，方便用户使用独立于CPU：PCI总线不依赖于某一具体的微处理器，它支持多种微处理器和将来发展的微处理器负载能力强、易于扩展兼容各类总线允许多总线共存支持64位寻址

5V和3.3V两种电源供电人才是培养出来的57第3章系统总线3.3总线特性及性能指标2012年9月19日星期三PCI桥路CPU外设1外设2PCI总线外设3主存储器存储器控制器CPU总线标准总线桥路设备设备设备标准总线（ISA、EISA…）PCI总线系统结构示意图将PCI总线转换为标准的总线如：ISAEISAMCAPCI桥路实现了驱动PCI总线所需的全部控制不受CPU控制。人才是培养出来的58第3章系统总线3.3总线特性及性能指标4.PCI(PeripheralComponentInterconnect)外部设备互联总线

这是采用PCI总线的显示卡（这是采用PCI总线的网卡）那是1993年前后的故事了……人才是培养出来的59第3章系统总线3.3总线特性及性能指标4.PCI(PeripheralComponentInterconnect)外部设备互联总线

PCI界面显示卡人才是培养出来的60人才是培养出来的61PCI总线：CLK—时钟RST—复位AD(31~0）—地址数据复用线，T1地址，后数据C/BE(3~0)—总线命令和字节使能信号PAR—偶校验位FRAME—总线帧处理TRDY—目的设备准备好IRDY—源操作设备准备好STOP—总线主应当停止工作LOCK—锁信号，阻塞锁上的单元IDSEL—初始设备选择信号DEVSEL—设备选择信号REQ—总线请求GNT—总线请求允许PERR—奇偶校验错SERR—系统错SBO—Cache探测信号,表示击中修改过的行SDONE—查询完成AD(63~32)—数据扩充位，REQ64和

ACK64有效时它有效C/BE(7~4)—字节使能REQ64—请求64位数据处理ACK64—64位数据处理允许PAR64—校验4个高位字节TCK—测试时钟TDI—测试数据输入TDO—测试数据输出TMS—测试模式选择TRST—测试复位潜心细节人才是培养出来的62AGP插槽第3章系统总线3.3总线特性及性能指标5.AGP：（Accelerated-Graphics-Port：加速图形端口）

发展历程

AGP8X标准没有辉煌太长时间，PCIExpress总线的出现宣告PCI和AGP体系将被终结。但由于过渡不可能短时间完成，AGP8X至今在市场上还非常活跃，尤其是在中低端领域还占据着主流地位。命运

1996年，3D显卡出现，揭开3D时代的序幕。由于3D显卡需要与CPU进行频繁的数据交换，而图形数据往往较为庞大，PCI总线显得力不从心，这时

INTEL便在PCI的基础上专门研发出一种针对显卡的总线标准，这就是大名鼎鼎的AGP总线。1996年7月，AGP1.0标准问世。

★1998年5月INTEL发布了AGP2.0版规范。工作频率仍为66MHZ，但电压降到1.5v。

★2000年8月INTEL发布了AGP3.0规范，工作电压降到0.8v。人才是培养出来的63(这是采用AGP的显卡)第3章系统总线3.3总线特性及性能指标5.AGP：（Accelerated-Graphics-Port：加速图形端口）

那是1996～2000年之间的故事了……人才是培养出来的64第3章系统总线3.3总线特性及性能指标5.AGP：（Accelerated-Graphics-Port：加速图形端口）

AGP界面显示卡人才是培养出来的65第3章系统总线3.3总线特性及性能指标发展6.PCI—ExpressPCI—Express是一种通用的总线规格，它最早由Intel所提倡和推广（也既是之前的3GIO），它最终的设计目的是为了取代现有计算机系统内部的总线传输接口，这不只包括显示接口，还囊括了CPU、PCI、HDD、Network等多种应用接口。从而可以像Hyper—Transport一样，用以解决现今系统内数据传输出现的瓶颈问题，并且为未来的周边产品性能提升作好充分的准备。以往计算机系统的各种设备共用一个带宽，采用了并行互联，这大大影响了系统整体的性能表现，同时并行信号由于相互干扰也严重制约了日后速度的进一步提升。而PCI—E则采用了串行互联方式，以点对点的形式进行数据传输，每个设备都可以单独的享用带宽，从而大大提高了传输速率，而且也为更高的频率提升创造了条件。

从早期80年代的ISA接口的8.33MB/S到90年代PCI接口的133ＭＢ／Ｓ，庞大的数据传输运算的需要，应该有一种全新的接口来取代AGP的地位，这时，拥有4GB/S起始传输速率的PCI—Express面世了。人才是培养出来的66第3章系统总线3.3总线特性及性能指标现行的PC总线构架人才是培养出来的67第3章系统总线3.3总线特性及性能指标全新的PCI—Express构架图人才是培养出来的68第3章系统总线3.3总线特性及性能指标人才是培养出来的69第3章系统总线3.3总线特性及性能指标只有发展本身是不变的人才是培养出来的707.外部总线RS-232-CRS-232-C标准：信号电平标准控制信号的定义

人才是培养出来的71

RS-232C是数据终端设备（DTE）和数据通信设备（DCE）之间的接口标准，是在微机接口应用中常用的一种串行通信总线标准